メモリジェネレ-タを用いて2,112通りの構成を生成できる0.35μm混載DRAM

スポンサーリンク

概要

• 論文の詳細を見る
• 東芝技術企画室の論文

著者

• 矢部 友章

  東芝

• 和田 政春

  (株)東芝セミコンダクター社

関連論文

• 1〜5V動作1Mb Full CMOS SRAMの高速・低スタンバイ電力回路設計
• リテンション時間延長可能なスリープモードを搭載した65nm低消費電力混載DRAM(新メモリ技術とシステムLSI)
• メモリジェネレータ対応用DRAMマクロ : メモリジェネレータを用いて2112通りの構成を生成可能な0.35um混載DRAM
• メモリジェネレータ対応用DRAMマクロ
• 同期型高速DRAMの新しい書き込み方式
• 1.6Gバイト/秒8MビットEmbedded DRAM
• メモリコア技術 (特集 IP時代のシステムLSI--大規模化するLSIをより効率的に実現)
• メモリジェネレ-タを用いて2,112通りの構成を生成できる0.35μm混載DRAM

スポンサーリンク