FBCを用いた333MHzランダムサイクルDRAM(プロセッサ, DSP, 画像処理技術及び一般)
スポンサーリンク
概要
- 論文の詳細を見る
FBC(Floating Body Cell)を用いたDRAMは高速読み出し動作において1T1C-DRAMに比べていくつかの有利な点を持っているということに注目し、高速なランダムサイクル時間(t_<RC>)実現を検討した。ここでは2セル/ビットでの動作を前提として、センスアンプを対称化しカレントミラー比を変えた時の信号増幅時間を見ることによってより高速でバラツキに強い回路の設計条件を見つけ出した。その最適化されたセンスアンプを採用することで、ワースト条件下のシミュレーションによりt_<RC>=3nsが実現できることを確認し、FBC-DRAMが333MHz読み出し動作可能なメリであることを示唆した。FBCはスケーラブルでありセルサイズが小さいということを考えると、従来のeDRAM/eSRAMの置き換えとして十分期待できるセルであり、オンチップキャッシュやゲーム用メモリなどの高速で高密度なメモリとして幅広い用途が考えられる。
- 社団法人情報処理学会の論文
- 2005-10-20
著者
-
初田 幸輔
株式会社東芝セミコンダクター社半導体研究開発センター
-
初田 幸輔
(株)東芝セミコンダクター社soc研究開発センター
-
藤田 勝之
(株)東芝セミコンダクター社SoC研究開発センター
-
大澤 隆
(株)東芝セミコンダクター社SoC研究開発センター
-
大澤 隆
(株)東芝セミコンダクター社半導体研究開発センター
-
藤田 勝之
Center For Semiconductor R&d Toshiba Corporation
-
大澤 隆
(株)東芝 セミコンダクター社 半導体研究開発センター
関連論文
- FeRAMの概要と1.6GB/s DDR2 128Mb Chain FeRAM_[○!R](メモリ技術)
- 90nm node CMOSプロセスによる128Mb-FBC(Floating Body Cell)メモリの技術開発(新メモリ技術とシステムLSI)
- 90nmCMOSプロセスによる128Mb-FBC(Floating Body Cell)メモリの技術開発(先端CMOSデバイス・プロセス技術)
- FBCを用いた333MHzランダムサイクルDRAM(プロセッサ, DSP, 画像処理技術及び一般)
- SOI上の1Tゲインセル(FBC)を用いた128MビットDRAM(新メモリ技術, メモリ応用技術, 一般, ISSCC特集2 DRAM)
- SOI上の1Tゲインセル(FBC)を用いた128MビットDRAM
- Floating Body RAM技術開発及びその32nm nodeへ向けたScalability(新メモリ技術とシステムLSI)
- MRAMの最新動向とクランプ参照方式と最適参照方式を搭載した64メガビットMRAM(新材料メモリ,メモリ(DRAM, SRAM,フラッシュ,新規メモリ)技術)
- SOI上に形成された1Tゲインセル(FBC)を使ったメモリ設計 : 4F^2サイズの新原理メモリセルの提案
- FBCを用いた333MHzランダムサイクルDRAM(プロセッサ, DSP, 画像処理技術及び一般)
- FBCを用いた333MHzランダムサイクルDRAM(プロセッサ, DSP, 画像処理技術及び一般)
- FBCを用いた333MHzランダムサイクルDRAM(プロセッサ, DSP, 画像処理技術及び一般)
- 混載DRAMに適したSOI上の1トランジスタゲインセル(FBC)を使ったメモリ : セル特性及びメモリ性能の評価結果(VLSI回路, デバイス技術(高速, 低電圧, 低電力))
- SOI上に形成した混載DRAM用メモリセル : FBC(Floating Body Cell)(VLSI回路, デバイス技術(高速, 低電圧, 低電力))
- 混載DRAMに適したSOI上の1トランジスタゲインセル(FBC)を使ったメモリ : セル特性及びメモリ性能の評価結果(VLSI回路, デバイス技術(高速, 低電圧, 低電力))
- SOI上に形成した混載DRAM用メモリセル : FBC(Floating Body Cell)(VLSI回路, デバイス技術(高速, 低電圧, 低電力))
- 単一FETセルを用いたSOI DRAM