NAND Flashメモリ高性能化の技術動向とNAND Flashプロセスでの混載DRAM技術(不揮発性メモリ,メモリ(DRAM,SRAM,フラッシュ,新規メモリ)技術)
スポンサーリンク
概要
- 論文の詳細を見る
本論文では、NAND flashメモリの高性能化の技術動向と、標準NAND flashプロセスを用いた混載DRAM技術について述ペる。32nm NAND Flashプロセスで試作した32KB混載DRAMは1.5μm^2セル、2.4mm^2/Mbを実現し、高密度な混載DRAMページバッファを可能にする。self-boost技術やその他新規技術によって、十分な±100mVセル信号、1x10^<-17>未満のsoft ErrorによるBit Error Rate、10msデータ保持@85Cが達成出来た。
- 2011-04-11
著者
-
柴田 昇
株式会社東芝セミコンダクター社
-
高島 大三郎
(株)東芝セミコンダクター社
-
神田 和重
(株)東芝 半導体システム技術センター大船分室
-
高島 大三郎
(株)東芝セミコンダクター社半導体研究開発センター
-
野口 充宏
(株)東芝 セミコンダクター社
-
藤井 秀壮
株式会社東芝 セミコンダクター社
-
藤井 秀壮
(株)東芝セミコンダクター社
-
柴田 昇
(株)東芝セミコンダクター社
-
助川 博
(株)東芝セミコンダクター社
-
神田 和重
(株)東芝セミコンダクター社
-
野口 充宏
(株)東芝セミコンダクター社
-
神田 和重
株式会社東芝
-
野口 充宏
株式会社東芝セミコンダクター社
-
高島 大三郎
(株)東芝セミコンダクター&ストレージ社半導体研究開発センター
関連論文
- FeRAMの概要と1.6GB/s DDR2 128Mb Chain FeRAM_[○!R](メモリ技術)
- 43nmCMOS技術を用いた120mm^2 16Gb多値NANDフラッシュメモリの開発(メモリ技術(DRAM,SRAM,フラッシュ,新規メモリー))
- 7.8MB/sを実現する64Gb 4ビット/セル43nm NANDフラッシュメモリー(メモリ技術)
- 大容量Chain-FeRAM用高信頼微細キャパシタプロセス技術(不揮発性メモリ及び関連プロセス一般)
- 新メモリとSOC、今何をすべきか? : 混載メモリの課題と展望(新メモリ技術とシステムLSI)
- Chain FeRAM技術と将来展望(新メモリ技術とシステムLSI)
- Bitline/Plateline Reference-Level-Precharge Scheme for High-Density ChainFeRAM(VLSI回路, デバイス技術(高速, 低電圧, 低電力))
- A 32Mb Chain FeRAM with Segment Stitch Array Architecture
- メモリセルトランジスタのシュリンクに適したDRAM array architecture
- 8Mb Chain Ferroelectric Memory〔和文〕 (特集 メモリ・混載メモリ及びIC一般)
- 1トランジスタ/1キャパシタ型及びGAINセル型Chain FRAMの設計法
- 高速不揮発性メモリChain FRAMの設計法
- 高速、高密度Chain FRAMの設計
- 大容量・高バンド幅DRAMを実現する電源ノイズ低減法
- クロスポイント型セルに対応した2層ビット線構造をもつDRAM array
- 1GビットDRAM用トレンチ・セル技術
- 低消費電力DRAMを実現する1/4 Vccビット線振幅方式
- SGTトランジスタを用いたギガビットDRAMの設計
- 超低スタンドバイ電流DRAMの検討
- セル面積 0.29μm^2 を実現したトレンチ型 DRAM セル技術
- 180ns/Byte高速書き込み可能な120mm^2 64Mビット NAND EEPROM
- フラッシュメモリセルアレイ用の新しい評価回路
- フラッシュEEPROMセルの新しいしきい値電圧分布測定方法
- 完全空乏型SOI MOSFETにおけるSOI膜厚変動によるしきい値ばらつきの抑制構造
- NAND型DRAMにおける折り返しビット線方式の検討
- NAND型セルを用いた256Mb DRAM
- 基板電位オーバーバイアス方式を用いた0.5V動作サブ0.1um高速低消費電力技術
- STIプロセス技術を用いた130mm^2 256Mbit NAND型 Flash EEPROM
- NAND EEPROM における新しいビットごとベリファイ回路の提案
- NAND EEPROM における新しいビットごとベリファイ回路の提案
- Bitline/Plateline Reference-Level-Precharge Scheme for High-Density ChainFeRAM(VLSI回路, デバイス技術(高速, 低電圧, 低電力))
- メモリセルトランジスタのシュリンクに適したDRAM array architecture
- 基板電位オーバーバイアス方式を用いた0.5V動作サブ0.1um高速低消費電力技術
- 基板電位オーバーバイアス方式を用いた0.5V動作サブ0.1um高速低消費電力技術
- Chain FeRAM技術概要とScalingに適したShield-Bitline-Overdrive技術(新材料メモリ,メモリ(DRAM, SRAM,フラッシュ,新規メモリ)技術)
- 70nm 8ギガビットNANDフラッシュメモリの設計(新メモリ技術, メモリ応用技術, 一般, ISSCC特集3 不揮発性メモリ)
- 70nm 8ギガビットNANDフラッシュメモリの設計
- CT-1-1 エマージングメモリの最新技術動向(CT-1.エマージングメモリと3次元集積メモリ,チュートリアルセッション,ソサイエティ企画)
- 高速ランダムアクセス混載DRAMにおけるパッケージ後の自動救済技術(LSIシステムの実装・モジュール化・インタフェース技術, テスト実装, 一般)
- 高速ランダムアクセス混載DRAMにおけるパッケージ後の自動救済技術(LSIシステムの実装・モジュール化・インタフェース技術, テスト実装, 一般)
- 完全空乏型SOI MOSFETにおけるSOI膜厚変動によるしきい値ばらつきの抑制構造
- 招待講演 NAND Flashメモリ高性能化の技術動向とNAND Flashプロセスでの混載DRAM技術 (集積回路)
- NAND Flashメモリ高性能化の技術動向とNAND Flashプロセスでの混載DRAM技術(不揮発性メモリ,メモリ(DRAM,SRAM,フラッシュ,新規メモリ)技術)
- 招待講演 19nm64Gbit多値(2bit/cell)NANDフラッシュメモリの開発 (集積回路)
- 19nm64Gbit多値(2bit/cell)NANDフラッシュメモリの開発(依頼講演,メモリ(DRAM,SRAM,フラッシュ,新規メモリ)技術)
- SSDシステム信頼性 : 大容量記憶装置を半導体で実現する課題(招待講演,メモリ(DRAM,SRAM,フラッシュ,新規メモリ)技術)
- 項羽政権の成立 (重近啓樹先生追悼記念号)