シリコンを用いた単一電子トンネルトランジスタの試作と動作確認
スポンサーリンク
概要
- 論文の詳細を見る
ポリシリコンとシリコンの酸化膜を用いて、微小トンネル接合からなる単一電子トンネルトランジスタを作製した。薄い堆積膜の側面と電子ビーム露光技術を使って接合面積を減らし、反応性イオンエッチング技術によって加工を行った。作製された接合の大きさは(堆積膜の膜厚30nm)×(加工幅100nm)によって決まり、接合容量の大きさは50aFと考えられる。この素子を4.2Kで測定した結果、単一電子トンネルトランジスタの特徴である、ゲート電圧に対するクーロン振動とドレイン電圧に対するクーロンブロッケイドの現象、さらにクーロンステアケースと考えられる非線形性が得られた。
- 社団法人電子情報通信学会の論文
- 1995-04-21
著者
-
新山 広美
(株)東芝マイクロエレクトロニクス研究所
-
柴田 透
(株)東芝マイクロエレクトロニクス研究所
-
鳥海 明
東芝ULSI研究所
-
中嶋 一明
東芝ulsi研究所
-
鳥海 明
東京大学
-
大畠 昭子
東芝ULSI研究所
-
新山 広美
東芝ULSI研究所
-
柴田 透
東芝ULSI研究所
関連論文
- High-k MOSデバイスのしきい値電圧制御におけるhigh-k/SiO_2界面の役割(メタルゲート/High-k絶縁膜スタック,ゲート絶縁膜,容量膜,機能膜及びメモリ技術)
- High-k MOSFETに固有な移動度劣化機構の提案(IEDM(先端CMOSデバイス・プロセス技術))
- 金属/ゲルマニウム界面のフェルミレベルピンニングとその制御性(レギュラーセッション,ゲート絶縁薄膜,容量膜,機能膜及びメモリ技術)
- 1GビットDRAM用トレンチ・セル技術
- 高誘電体ゲート絶縁膜/Si基板界面改質によるトランジスタ特性と絶縁膜長期信頼性の改善
- Hf系高誘電率ゲート絶縁膜のAl濃度変調及びパーシャルシリサイドゲート電極によるCMOS非対称閾値の改善(VLSI回路, デバイス技術(高速・低電圧・低消費電力))
- キャリア分離法を用いた high-k stack ゲート絶縁膜のキャリア伝導及び絶縁性劣化機構の解析
- LL-D&A法で作製したHfAlO_x膜の物性と電気特性(極薄ゲート絶縁膜・シリコン界面の評価技術・解析技術)
- セル面積 0.29μm^2 を実現したトレンチ型 DRAM セル技術
- Ge/GeO_2界面反応の理解に基づいたGeO_2膜物性の制御とGe-MOSFETの性能向上
- ストレスリーク電流における非弾性トンネリングの実験的検証
- Poly-SiゲートHigh-k MIS構造における非飽和型C-V特性の起源(ゲート絶縁膜, 容量膜, 機能膜及びメモリ技術)
- GeO_2/Ge界面反応の理解に基づくGeO_2膜物性の劣化現象の制御(ゲート絶縁薄膜、容量膜、機能膜及びメモリ技術)
- ペンタセンTFTの移動度の電界依存性(表示記録用有機材料およびデバイス)
- ペンタセンTFTの移動度の電界依存性
- ペンタセンTFTの移動度の電界依存性
- HfO_2ゲート絶縁膜の熱的安定性 : 界面層の成長およびシリサイドの形成(VLSI回路, デバイス技術(高速, 低電圧, 低電力))
- HfO_2ゲート絶縁膜の熱的安定性 : 界面層の成長およびシリサイドの形成(VLSI回路, デバイス技術(高速, 低電圧, 低電力))
- High-k/SiO_2界面に形成されるダイポールの起源(IEDM特集(先端CMOSデバイス・プロセス技術))
- 水素雰囲気下で蒸着することによるペンタセンTFTの移動度の向上(センサー,デバイス,一般)
- MOS反転層モビリティの高精度評価(ゲートスタック構造の新展開(I),ゲート絶縁膜,容量膜,機能膜及びメモリ技術)
- Ge/High-k膜の界面反応に着目した電気特性の制御(ゲート絶縁膜、容量膜、機能膜及びメモリ技術)
- 還元雰囲気下でのゲート電極形成プロセスによるHfO_2膜の初期絶縁破壊(ゲート絶縁膜,容量膜,機能膜及びメモリ技術)
- Hf系高誘電率ゲート絶縁膜のAl濃度変調及びパーシャルシリサイドゲート電極によるCMOS非対称閾値の改善(VLSI回路, デバイス技術(高速・低電圧・低消費電力))
- YをドープしたHfO_2の相変化による誘電率の上昇
- Si(100), (110), (111)面上のn及びp型反転層における一軸応力下の移動度の面内異方性とユニバーサリティー(IEDM特集(先端CMOSデバイス・プロセス技術))
- UHV-C-AFMによるHfO_2/SiO_2スタック構造におけるリークスポットの直接観察(ゲート絶縁膜,容量膜,機能膜及びメモリ技術)
- 堆積温度上昇によるMOCVD HfO_2膜のフッ酸エッチング速度の急激な低下(ゲート絶縁膜,容量膜,機能膜及びメモリ技術)
- グラフェン/金属コンタクトの重要性 : 移動度とコンタクト抵抗の解析(IEDM特集(先端CMOSデバイス・プロセス技術))
- GeO_2/Ge界面制御によるGe-nMOSFETsの電子移動度の向上 : Siユニバーサルカーブを超える移動度特性の実証(IEDM特集(先端CMOSデバイス・プロセス技術))
- 5.MOSトランジスタゲートスタック技術(サブ100nm時代のシステムLSIとビジネスモデル)
- シリコンを用いた単一電子トンネルトランジスタの試作と動作確認
- シリコンを用いた単一電子トンネルトランジスタの試作と動作確認
- X線光電子分光時間依存測定による極薄シリコン酸化膜中の電荷分布解析
- 有限の厚さを持つ場としての界面のデザイン
- Ge-MOSFETの可能性と課題
- 100nmトランジスタ・デバイスの動向と平坦化CMPへの期待
- 高誘電体ゲート絶縁膜の開発と材料科学
- AFMによるラジカル酸化膜/Si界面平坦化効果の検討
- ゲート酸化膜薄膜化の課題と展望
- 絶縁破壊後の抵抗値統計分布に着目した薄いシリコン酸化膜の絶縁破壊機構の考察
- 薄いシリコン酸化膜の信頼性劣化機構に関する考察
- Ge-CMOSに向けた界面の制御と課題
- 4族系非シリコンFETの可能性と課題 : ゲルマニウムとグラフェンの場合
- Ge CMOSに適したチャネル界面パッシベーション(IEDM特集(先端CMOSデバイス・プロセス技術))
- 2.グラフェンFETの界面に対する理解と制御(ナノデバイス)
- グラフェン/SiO_2基板相互作用に対する理解と制御