High-k MOSデバイスのしきい値電圧制御におけるhigh-k/SiO_2界面の役割(メタルゲート/High-k絶縁膜スタック,ゲート絶縁膜,容量膜,機能膜及びメモリ技術)
スポンサーリンク
概要
- 論文の詳細を見る
本報告ではhigh-kゲート絶縁膜を用いたMOSデバイスにおけるしきい値電(V_<TH>)及びフラットバンド電圧(V_<FB>)変動に対して、従来とは異なる積層ゲート絶縁膜構造を用い、ゲート電極/high-k界面及びhigh-k/SiO_2界面が与える効果を系統的に評価し、high-k/SiO_2界面に形成されるダイポール層が重要な役割を果たしていることを明らかにした。また、同様の積層ゲート絶縁膜構造をV_FB変動要因の一つであるhigh-kゲートスタック内の酸素欠損も、high-k/SiO_2界面で生成されていることが分かった。
- 2008-06-02
著者
-
高橋 正志
半導体mirai-aset
-
水林 亘
半導体MIRAIプロジェクト-ナノ電子デバイス研究センター
-
森田 行則
半導体MIRAIプロジェクト-ナノ電子デバイス研究センター
-
右田 真司
半導体MIRAIプロジェクト-ナノ電子デバイス研究センター
-
太田 裕之
半導体MIRAIプロジェクト-ナノ電子デバイス研究センター
-
岩本 邦彦
半導体MIRAI-ASET
-
上牟田 雄一
半導体MIRAI-ASET
-
布重 裕
芝浦工業大学大学院工学研究科
-
平野 晃人
半導体MIRAI-ASET
-
小川 有人
半導体MIRAI-ASET
-
渡邉 幸宗
半導体MIRAI-ASET
-
生田目 俊秀
半導体MIRAI-ASET
-
鳥海 明
半導体MIRAI-産総研ASRC
-
鳥海 明
半導体mirai-産総研asrc:東京大学工学部マテリアル工学科
-
森田 行則
産業技術総合研究所ナノ電子デバイス研究センター
-
太田 裕之
産業技術総合研究所ナノ電子デバイス研究センター
-
鳥海 明
東京大学
-
右田 真司
産業技術総合研究所ナノ電子デバイス研究センター
-
生田目 俊秀
(株)半導体先端テクノロジーズ(selete):(現)(独)物質・材料研究機構
-
布重 裕
芝浦工業大学大学院工学研究科:半導体mirai-産総研asrc
-
森田 行則
(独)産業技術総合研究所ナノエレクトロニクス研究部門
-
右田 真司
(独)産業技術総合研究所ナノエレクトロニクス研究部門
-
右田 真司
半導体mirai-産総研asrc
-
水林 亘
半導体MIRAI-産総研ASRC
-
太田 裕之
半導体MIRAI-産総研ASRC
-
布重 裕
芝浦工業大学大学院 工学研究科
-
森田 行則
半導体MIRAI-産総研ASRC
-
水林 亘
産業技術総合研究所
-
右田 真司
産業技術総合研究所 ナノエレクトロニクス研究部門
-
右田 真司
産業技術総合研究所グリーンナノエレクトロニクスセンター
-
水林 亘
産業技術総合研究所グリーンナノエレクトロニクスセンター
-
森田 行則
産業技術総合研究所グリーンナノエレクトロニクスセンター
-
森田 行則
産業技術総合研究所 ナノエレクトロニクス研究部門
-
鳥海 明
半導体MIRAI-産総研,東大工
関連論文
- 低しきい値pMISFETに向けたAl_2O_3を堆積させたHfO_2ゲート絶縁膜のアニールプロセスの検討(レギュラーセッション,ゲート絶縁薄膜,容量膜,機能膜及びメモリ技術)
- High-k MOSデバイスのしきい値電圧制御におけるhigh-k/SiO_2界面の役割(メタルゲート/High-k絶縁膜スタック,ゲート絶縁膜,容量膜,機能膜及びメモリ技術)
- High-k MOSFETに固有な移動度劣化機構の提案(IEDM(先端CMOSデバイス・プロセス技術))
- 金属/ゲルマニウム界面のフェルミレベルピンニングとその制御性(レギュラーセッション,ゲート絶縁薄膜,容量膜,機能膜及びメモリ技術)
- Ge MIS界面欠陥の電気的性質(レギュラーセッション,ゲート絶縁薄膜,容量膜,機能膜及びメモリ技術)
- 高誘電体ゲート絶縁膜/Si基板界面改質によるトランジスタ特性と絶縁膜長期信頼性の改善
- Hf系高誘電率ゲート絶縁膜のAl濃度変調及びパーシャルシリサイドゲート電極によるCMOS非対称閾値の改善(VLSI回路, デバイス技術(高速・低電圧・低消費電力))
- キャリア分離法を用いた high-k stack ゲート絶縁膜のキャリア伝導及び絶縁性劣化機構の解析
- LL-D&A法で作製したHfAlO_x膜の物性と電気特性(極薄ゲート絶縁膜・シリコン界面の評価技術・解析技術)
- エピタキシャルゲート構造を有する強誘電体ゲートFETの試作と電気特性
- パーティクルフリーBSCCO超伝導薄膜作製に成功--原子吸光フラックスモニター法を用いた高精度分子線結晶成長技術で
- パーティクルフリー分子線エピタキシー成長とデバイス作製技術 (特集:高温超電導) -- (超電導素子の研究)
- Bi自己停止作用を利用したBSCCO超電導体の原子層制御分子線エピタキシー (特集:高温超電導) -- (超電導素子の研究)
- TiO_2ゲート絶縁膜形成から学ぶ界面の動力学
- Ru(C_5H_4C_2H_5)_2/THF原料を用いたCVD法によるRu電極の形成
- Ge/GeO_2界面反応の理解に基づいたGeO_2膜物性の制御とGe-MOSFETの性能向上
- 極薄ゲート酸化膜におけるSoft Breakdownの統計解析
- Ge窒化膜を界面層とするHfO_2/Ge MIS構造の特性(ゲート絶縁膜、容量膜、機能膜及びメモリ技術)
- Poly-SiゲートHigh-k MIS構造における非飽和型C-V特性の起源(ゲート絶縁膜, 容量膜, 機能膜及びメモリ技術)
- GeO_2/Ge界面反応の理解に基づくGeO_2膜物性の劣化現象の制御(ゲート絶縁薄膜、容量膜、機能膜及びメモリ技術)
- 原子スケールの構造制御技術でアプローチするシリコンナノワイヤトランジスタの開発(ゲート絶縁薄膜、容量膜、機能膜及びメモリ技術)
- 低待機時電力HfSiON-CMOSFET技術(先端CMOSデバイス・プロセス技術)
- ペンタセンTFTの移動度の電界依存性(表示記録用有機材料およびデバイス)
- ペンタセンTFTの移動度の電界依存性
- ペンタセンTFTの移動度の電界依存性
- アモルファスZrシリケートゲート絶縁膜を用いたGe p-MOSFETの正孔移動度
- HfSiONその高耐熱性に基づくhigh-kゲート絶縁膜としての期待と残された課題(VLSI回路, デバイス技術(高速・低電圧・低消費電力))
- HfSiONその高耐熱性に基づくhigh-kゲート絶縁膜としての期待と残された課題(VLSI回路, デバイス技術(高速・低電圧・低消費電力))
- 0.10μm DRAM用MIM/Ta_2O_5キャパシタプロセスの開発
- MIMキャパシタ用電極の形成技術
- 0.10ミクロンDRAM用MIM/Ta_2O_5キャパシタプロセスの開発
- HfO_2ゲート絶縁膜の熱的安定性 : 界面層の成長およびシリサイドの形成(VLSI回路, デバイス技術(高速, 低電圧, 低電力))
- HfO_2ゲート絶縁膜の熱的安定性 : 界面層の成長およびシリサイドの形成(VLSI回路, デバイス技術(高速, 低電圧, 低電力))
- High-k/SiO_2界面に形成されるダイポールの起源(IEDM特集(先端CMOSデバイス・プロセス技術))
- 水素雰囲気下で蒸着することによるペンタセンTFTの移動度の向上(センサー,デバイス,一般)
- MOS反転層モビリティの高精度評価(ゲートスタック構造の新展開(I),ゲート絶縁膜,容量膜,機能膜及びメモリ技術)
- Ge/High-k膜の界面反応に着目した電気特性の制御(ゲート絶縁膜、容量膜、機能膜及びメモリ技術)
- 還元雰囲気下でのゲート電極形成プロセスによるHfO_2膜の初期絶縁破壊(ゲート絶縁膜,容量膜,機能膜及びメモリ技術)
- Hf系高誘電率ゲート絶縁膜のAl濃度変調及びパーシャルシリサイドゲート電極によるCMOS非対称閾値の改善(VLSI回路, デバイス技術(高速・低電圧・低消費電力))
- YをドープしたHfO_2の相変化による誘電率の上昇
- Si(100), (110), (111)面上のn及びp型反転層における一軸応力下の移動度の面内異方性とユニバーサリティー(IEDM特集(先端CMOSデバイス・プロセス技術))
- UHV-C-AFMによるHfO_2/SiO_2スタック構造におけるリークスポットの直接観察(ゲート絶縁膜,容量膜,機能膜及びメモリ技術)
- 堆積温度上昇によるMOCVD HfO_2膜のフッ酸エッチング速度の急激な低下(ゲート絶縁膜,容量膜,機能膜及びメモリ技術)
- エピタキシャルゲート構造を有する強誘電体ゲートFETの試作と電気特性
- 32nm世代以降のCMOS向けメタルゲート/High-k絶縁膜技術の導入によるMOSFET特性の変化(デバイス,VLSI回路,デバイス技術(高速,低電圧,低消費電力))
- 32nm世代以降のCMOS向けメタルゲート/High-k絶縁膜技術の導入によるMOSFET特性の変化(デバイス, VLSI回路,デバイス技術(高速,低電圧,低消費電力))
- グラフェン/金属コンタクトの重要性 : 移動度とコンタクト抵抗の解析(IEDM特集(先端CMOSデバイス・プロセス技術))
- GeO_2/Ge界面制御によるGe-nMOSFETsの電子移動度の向上 : Siユニバーサルカーブを超える移動度特性の実証(IEDM特集(先端CMOSデバイス・プロセス技術))
- 反射電子エネルギー分光法(REELS)によるHfSiO_x膜の評価(極薄ゲート絶縁膜・シリコン界面の評価技術・解析技術)
- ジルコニウム窒化膜低温酸化による耐熱性窒素添加ZrO_2ゲート絶縁膜
- 絶縁膜の結合状態、誘電特性評価法としてのTEM-EELSのポテンシャル(ゲート絶縁膜, 容量膜, 機能膜及びメモリ技術)
- 5.MOSトランジスタゲートスタック技術(サブ100nm時代のシステムLSIとビジネスモデル)
- 分子層制御CVDによるAlO_x:Nゲート絶縁膜の形成と電気的特性評価
- CVD AlO_x : N/Si(100)ヘテロ接合における化学結合状態分析とエネルギーバンドプロファイルの決定
- シリコンを用いた単一電子トンネルトランジスタの試作と動作確認
- シリコンを用いた単一電子トンネルトランジスタの試作と動作確認
- X線光電子分光時間依存測定による極薄シリコン酸化膜中の電荷分布解析
- 有限の厚さを持つ場としての界面のデザイン
- Ge-MOSFETの可能性と課題
- 100nmトランジスタ・デバイスの動向と平坦化CMPへの期待
- 高誘電体ゲート絶縁膜の開発と材料科学
- AFMによるラジカル酸化膜/Si界面平坦化効果の検討
- ゲート酸化膜薄膜化の課題と展望
- 絶縁破壊後の抵抗値統計分布に着目した薄いシリコン酸化膜の絶縁破壊機構の考察
- 薄いシリコン酸化膜の信頼性劣化機構に関する考察
- 原子層堆積法による高誘電率ゲート絶縁膜の作製とその特性への基板親水性の影響
- Ge-CMOSに向けた界面の制御と課題
- 原子層堆積法による高誘電率ゲート絶縁膜の作製とその特性への基板親水性の影響
- 4族系非シリコンFETの可能性と課題 : ゲルマニウムとグラフェンの場合
- Ge CMOSに適したチャネル界面パッシベーション(IEDM特集(先端CMOSデバイス・プロセス技術))
- C-12-3 閾値可変型FinFETを用いた0.7V動作演算増幅器の試作(アナログ要素回路,C-12.集積回路,一般セッション)
- ITO/HfO_2MOSキャパシタで、酸化・還元熱処理がVfbシフトへ及ぼす影響(ゲート絶縁薄膜,容量膜,機能膜及びメモリ技術)
- エピタキシャルNiSiソース/ドレインにおける原子層オーダーの接合位置制御及びドーパント偏析によるショットキーバリアハイトの低減 (シリコン材料・デバイス)
- 2.グラフェンFETの界面に対する理解と制御(ナノデバイス)
- 原子層堆積法とTiキャップアニールによる極薄SiO換算膜厚を持つhigh-k(k=40)HfOゲートスタックの形成 (特集 ゲートスタック技術の表面・界面科学)
- High-k MOS デバイスのしきい値電圧制御におけるhigh-k/SiO_2界面の役割
- グラフェン/SiO_2基板相互作用に対する理解と制御
- エピタキシャルNiSi_2ソース/ドレインにおける原子層オーダーの接合位置制御及びドーパント偏析によるショットキーバリアハイトの低減(ゲート絶縁薄膜,容量膜,機能膜及びメモリ技術)
- CT-2-5 低電圧SRAMデバイス技術(CT-2.サブ0.5V時代に向けた低電圧・低電力メモリ技術,チュートリアルセッション,ソサイエティ企画)
- 原子層堆積法とTiキャップアニールによる極薄SiO_2換算膜厚を持つ high-k (k=40) HfO_2 ゲートスタックの形成
- Tunnel FETの非局所モデリング : デバイスモデルと回路モデル(プロセス・デバイス・回路シミュレーション及び一般)
- 14nm世代以降に向けたアモルファス金属ゲートによるFinFETのV_tおよびG_mばらつき抑制技術(IEDM特集(先端CMOSテバイス・プロセス技術))
- チャネル長を3nmに微細化した接合レストランジスタの電気特性(IEDM特集(先端CMOSテバイス・プロセス技術))
- 9aSK-2 HfO2中の酸素拡散の第一原理計算(格子欠陥・ナノ構造,領域10)
- HfO_2/Ge界面へのルチル型TiO_2挿入によるGeO_x生成の抑制(高誘電率膜,界面制御,メモリ技術,ゲート絶縁薄膜,容量膜,機能膜及びメモリ技術)
- 合成電界効果によるトンネルトランジスタの性能向上(低電圧/低消費電力技術,新デバイス・回路とその応用)
- 合成電界効果によるトンネルトランジスタの性能向上(低電圧/低消費電力技術,新デバイス・回路とその応用)
- 高信頼メタル/high-k CMOS SOI FinFETsのための高温イオン注入技術(先端CMOSデバイス・プロセス技術(IEDM特集))