0.10μm DRAM用MIM/Ta_2O_5キャパシタプロセスの開発
スポンサーリンク
概要
- 論文の詳細を見る
加工寸法の微細化に伴いDRAMの蓄積容量を確保することが困難になる状況で,高誘電率絶縁膜を用いたキャパシタプロセスが熱望されている.そこで,電極材料にルテニウムを採用したMIM/五酸化タンタルキャパシタプロセスを開発した.新規に,ルテニウムCVD技術,耐酸素バリヤメタルとしてのアモルファス窒化タンタル,及び過ヨウ素酸によるルテニウム汚染除去技術を開発し,0.13μm DRAMへの実装を通し,シリコン酸化膜換算膜厚0.8nmのキャパシタ性能を実現した.本プロセスは,0.10μm DRAM以降への適用が可能であると考える.
- 社団法人電子情報通信学会の論文
- 2002-10-01
著者
-
斎藤 達之
(株)日立製作所デバイス開発センタプロセス開発部
-
齋藤 達之
(株)日立製作所
-
生田目 俊秀
(株)日立製作所日立研究所
-
平谷 正彦
(株)日立製作所 中央研究所
-
齋藤 達之
(株)日立製作所マイクロデバイス事業部
-
平谷 正彦
Hitachi Europe Ltd. Whitebrook Park
-
中村 吉孝
エルピーダメモリ株式会社
-
浅野 勇
エルピーダメモリ株式会社
-
飯島 晋平
エルピーダメモリ株式会社
-
佐伯 智則
(株)日立製作所生産技術研究所
-
二瀬 卓也
(株)日立超LSIシステムズ
-
山本 智志
(株)日立製作所デバイス開発センタ
-
関口 敏芳
エルピーダメモリ株式会社
-
関口 敏宏
エルピーダメモリ株式会社
-
浅野 勇
エルピーダメモリ(株)
-
生田目 俊秀
(株)半導体先端テクノロジーズ(selete):(現)(独)物質・材料研究機構
-
中村 吉孝
エルピーダメモリ(株)
関連論文
- 低しきい値pMISFETに向けたAl_2O_3を堆積させたHfO_2ゲート絶縁膜のアニールプロセスの検討(レギュラーセッション,ゲート絶縁薄膜,容量膜,機能膜及びメモリ技術)
- High-k MOSデバイスのしきい値電圧制御におけるhigh-k/SiO_2界面の役割(メタルゲート/High-k絶縁膜スタック,ゲート絶縁膜,容量膜,機能膜及びメモリ技術)
- High-k MOSFETに固有な移動度劣化機構の提案(IEDM(先端CMOSデバイス・プロセス技術))
- 高誘電体ゲート絶縁膜/Si基板界面改質によるトランジスタ特性と絶縁膜長期信頼性の改善
- Hf系高誘電率ゲート絶縁膜のAl濃度変調及びパーシャルシリサイドゲート電極によるCMOS非対称閾値の改善(VLSI回路, デバイス技術(高速・低電圧・低消費電力))
- キャリア分離法を用いた high-k stack ゲート絶縁膜のキャリア伝導及び絶縁性劣化機構の解析
- LL-D&A法で作製したHfAlO_x膜の物性と電気特性(極薄ゲート絶縁膜・シリコン界面の評価技術・解析技術)
- Cu配線のストレスマイグレーションによるVia劣化とその対策
- (8)半導体基板表面のミクロ溝における銅スパッタ膜リフロー現象の流動形状変化に及ぼす形状パラメータの影響の解析的検討
- 半導体基板表面のミクロ溝における銅スパッタ膜リフロー現象の流動形状変化に及ぼす形状パラメータの影響の解析的検討
- 分子動力学法によるアルミスパッタ膜の流動形状解析
- 電気めっき法による銅配線形成の溝埋め込みプロセスシミュレーション
- Pb(Mg_Nb_)O_3薄膜コンデンサの作製と電気特性
- 高誘電体酸化物 / シリコン界面の創りこみ技術
- リーク電流が大きいMOSFETの移動度導出
- 極薄ゲート絶縁膜MOSFETの量子力学的解析
- High-k ゲート絶縁膜のスケーリング限界
- TiO_2ゲート絶縁膜形成から学ぶ界面の動力学
- Ru(C_5H_4C_2H_5)_2/THF原料を用いたCVD法によるRu電極の形成
- W-CVDの優先成長を利用した全面バリアメタル被覆Cu配線( : 低誘電率層間膜及び配線技術)
- Poly-SiゲートHigh-k MIS構造における非飽和型C-V特性の起源(ゲート絶縁膜, 容量膜, 機能膜及びメモリ技術)
- 自己整合メタルキャップによるCu配線完全被覆化技術の検討(プロセスクリーン化と新プロセス技術)
- 低圧W-CVDを用いたCu配線の自己整合メタルキャップ技術(低誘電率層間膜,配線材料及び一般)
- 0.10μm DRAM用MIM/Ta_2O_5キャパシタプロセスの開発
- MIMキャパシタ用電極の形成技術
- 0.10ミクロンDRAM用MIM/Ta_2O_5キャパシタプロセスの開発
- 高集積DRAM構造の検討
- HfO_2ゲート絶縁膜の熱的安定性 : 界面層の成長およびシリサイドの形成(VLSI回路, デバイス技術(高速, 低電圧, 低電力))
- HfO_2ゲート絶縁膜の熱的安定性 : 界面層の成長およびシリサイドの形成(VLSI回路, デバイス技術(高速, 低電圧, 低電力))
- 還元雰囲気下でのゲート電極形成プロセスによるHfO_2膜の初期絶縁破壊(ゲート絶縁膜,容量膜,機能膜及びメモリ技術)
- Hf系高誘電率ゲート絶縁膜のAl濃度変調及びパーシャルシリサイドゲート電極によるCMOS非対称閾値の改善(VLSI回路, デバイス技術(高速・低電圧・低消費電力))
- 高誘電率ゲート絶縁膜のための統一的移動度模型(IEDM特集:先端CMOSデバイス・プロセス技術)
- ギガビットDRAMに向けたキャパシタ技術 (超LSI製造・試験装置ガイドブック 2002年版) -- (総論)
- Cu配線を用いた超高速SRAM向け0.2μm BiCMOSプロセス技術
- Cu配線を用いた超高速SRAM向け0.2μm BiCMOSプロセス技術
- Cu配線を用いた超高速SRAM向け0.2μm BiCMOSプロセス技術
- DCCPW線路を用いた光・マイクロ波受信モジュール
- Nb_2O_5添加及び積層による高誘電率Ta_2O_5膜の低温結晶化(ゲート絶縁膜, 容量膜, 機能膜及びメモリ技術)
- DRAMキャパシターへの高誘電体薄膜の応用-課題と方向
- ギガビットDRAMに向けた新材料MIMキャパシタ (特集 半導体プロセス技術のイノベーション)
- ITO/HfO_2MOSキャパシタで、酸化・還元熱処理がVfbシフトへ及ぼす影響(ゲート絶縁薄膜,容量膜,機能膜及びメモリ技術)
- HfO_2/Ge界面へのルチル型TiO_2挿入によるGeO_x生成の抑制(高誘電率膜,界面制御,メモリ技術,ゲート絶縁薄膜,容量膜,機能膜及びメモリ技術)