W-CVDの優先成長を利用した全面バリアメタル被覆Cu配線(<特集> : 低誘電率層間膜及び配線技術)
スポンサーリンク
概要
- 論文の詳細を見る
Cu配線のRC時定数の低減と信頼性の向上を実現するためには、Cu配線上面からのCuの拡散を防止するために現在広く使用されているSiN膜を廃止することが有効である。上記課題の実現のため、W-CVD法を利用してCu配線表面に自己整合的にバリアメタルを形成するプロセスを検討した。更に、今回最適化したWキャップバリアメタル形成プロセスを0.2μmBi-CMOS LSIに適用し、配線の伝播遅延を低減することを実測データにより確認し、本プロセスがCu配線の高性能化にもたらす効果を実証した。
- 社団法人電子情報通信学会の論文
- 2001-11-09
著者
-
山口 日出
(株)日立製作所デバイス開発センタプロセス開発部
-
大橋 直史
株式会社日立製作所デバイス開発センタ半導体技術開発本部プロセス開発部
-
山口 日出
株式会社日立製作所デバイス開発センタ半導体技術開発本部プロセス開発部
-
齋藤 達之
株式会社日立製作所デバイス開発センタ
-
今井 俊則
株式会社日立製作所デバイス開発センタ
-
野口 純司
株式会社日立製作所デバイス開発センタ
-
久保 真紀
株式会社日立製作所デバイス開発センタ
-
伊藤 祐子
株式会社日立製作所デバイス開発センタ
-
大森 荘平
株式会社日立製作所デバイス開発センタ
-
田丸 剛
株式会社日立製作所デバイス開発センタ
-
齋藤 達之
(株)日立製作所マイクロデバイス事業部
-
久保 真紀
(株)日立製作所 デバイス開発センタ プロセス開発部
-
大橋 直史
株式会社日立製作所デバイス開発センタ
-
野口 純司
(株)日立製作所マイクロデバイス事業部
-
野口 純司
(株)日立製作所デバイス開発センタ
関連論文
- Cu配線のストレスマイグレーションによるVia劣化とその対策
- 低寄生容量銅多層配線のための新しいプロセス技術 : 砥粒フリー銅CMP(ACP)及び新低誘電率材料:メチルシリコンオキシカーバイド(MTES)
- ED2000-47 / SDM2000-47 低寄生容量銅多層配線のための新しいプロセス技術 : 砥粒フリー鋼CMP(ACP)及び新低誘電率材料:メチルシリコンオキシカーバイド(MTES)
- Cu電界ドリフトによる絶縁破壊
- SOI基板を用いたメインフレーム用0.3μm ECL-CMOSプロセス技術
- (8)半導体基板表面のミクロ溝における銅スパッタ膜リフロー現象の流動形状変化に及ぼす形状パラメータの影響の解析的検討
- 半導体基板表面のミクロ溝における銅スパッタ膜リフロー現象の流動形状変化に及ぼす形状パラメータの影響の解析的検討
- 分子動力学法によるアルミスパッタ膜の流動形状解析
- パターン付半導体ウエハ表面の回転塗布膜の乾燥収縮過程の流動形状解析
- LSIチップ内のSOI構造トランジスタ素子の熱解析
- 多層配線構造に対するSOGプロセスの改良
- 電気めっき法による銅配線形成の溝埋め込みプロセスシミュレーション
- 砥粒フリー研磨剤を用いたCu-CMP技術( : 低誘電率層間膜及び配線技術)
- W-CVDの優先成長を利用した全面バリアメタル被覆Cu配線( : 低誘電率層間膜及び配線技術)
- 赤外線の半導体デバイス熱解析への応用(最近の赤外線技術)
- SOI基板を用いたメインフレーム用0.3μm ECL-CMOSプロセス技術
- 自己整合メタルキャップによるCu配線完全被覆化技術の検討(プロセスクリーン化と新プロセス技術)
- 低圧W-CVDを用いたCu配線の自己整合メタルキャップ技術(低誘電率層間膜,配線材料及び一般)
- 0.10μm DRAM用MIM/Ta_2O_5キャパシタプロセスの開発
- 0.10ミクロンDRAM用MIM/Ta_2O_5キャパシタプロセスの開発
- Cu配線を用いた超高速SRAM向け0.2μm BiCMOSプロセス技術
- Cu配線を用いた超高速SRAM向け0.2μm BiCMOSプロセス技術
- Cu配線を用いた超高速SRAM向け0.2μm BiCMOSプロセス技術
- DCCPW線路を用いた光・マイクロ波受信モジュール
- 走査型キャパシタンス顕微鏡による微小領域の半導体不純物分布測定
- ロジック-DRAM混載技術
- ロジック-DRAM混載技術
- Cu-CMPプロセスにおける欠陥がTDDB信頼度に与える影響(低誘電率層間膜,配線材料及び一般)
- Cu配線の信頼性評価(エレクトロマイグレーションによるショート不良モード解析)