Cu配線のストレスマイグレーションによるVia劣化とその対策
スポンサーリンク
概要
- 論文の詳細を見る
250℃以下の温度で発生するCu配線のビアのストレスマイグレーションに関して、その発生原因、及び抑制手法について検討を行った。その結果以下の知見を得た。ビアのストレスマイグレーションには2つのモードが存在する。第1のモードは、ビアの上層配線が太い幅の場合にビアの内部にボイドが発生するモードである。このモードはビアのエッチング、及び洗浄プロセスを最適化することにより抑制できる。また、第2のモードは、ビアの下層配線が太い幅の場合にビアの直下のCu配線上にボイドが発生するモードである。このモードは、Cuのグレインサイズの増大、応力の低減、及びCuとバリアメタルの接着性の向上で発生を抑制できる。
- 社団法人電子情報通信学会の論文
- 2003-01-31
著者
-
日野出 憲治
日立製作所 中央研究所
-
日野出 憲治
株式会社日立製作所中央研究所
-
大島 隆文
日立・マイクロデバイス
-
日野出 憲治
(株)日立製作所中央研究所ULSI研究部
-
大島 隆文
(株)日立製作所デバイス開発センタプロセス開発部
-
山口 日出
(株)日立製作所デバイス開発センタプロセス開発部
-
青木 英雄
(株)日立製作所デバイス開発センタプロセス開発部
-
斎藤 達之
(株)日立製作所デバイス開発センタプロセス開発部
-
石川 憲輔
(株)日立製作所デバイス開発センタプロセス開発部
-
日野出 憲司
日立製作所. 中央研究所
-
齋藤 達之
(株)日立製作所
-
大島 隆文
(株)日立製作所 デバイス開発センタ プロセス開発部
-
石川 憲輔
(株)日立製作所マイクロデバイス事業部
-
齋藤 達之
(株)日立製作所マイクロデバイス事業部
-
斎藤 達之
(株)日立製作所 デバイス開発センタ プロセス開発部
関連論文
- 銅配線構造における応力誘起ボイドに関する検討(S05-5 ナノ・マイクロ構造体の信頼性,S05 薄膜の強度物性と信頼性)
- 電気抵抗比による市販ICのエレクトロマイグレーション信頼度評価(低誘電率層間膜,配線材料及び一般)
- LSI用配線材料(銅とアルミニウムの比較) (特集 レアメタルの有効利用とベースメタルの最前線)
- アルミニウム電極・配線に発生するウィスカ
- Cu配線のストレスマイグレーションによるVia劣化とその対策
- ダマシンCu配線における絶縁劣化現象
- ED2000-135 / SDM2000-117 / ICD-2000-71 低誘電率層間材料を用いたCuデュアルダマシン配線技術
- ED2000-135 / SDM2000-117 / ICD2000-71 低誘電率層間材料を用いたCuデュアルダマシン配線技術
- 低寄生容量銅多層配線のための新しいプロセス技術 : 砥粒フリー銅CMP(ACP)及び新低誘電率材料:メチルシリコンオキシカーバイド(MTES)
- ED2000-47 / SDM2000-47 低寄生容量銅多層配線のための新しいプロセス技術 : 砥粒フリー鋼CMP(ACP)及び新低誘電率材料:メチルシリコンオキシカーバイド(MTES)
- 有機SOG(k=2.9)を用いた0.18μm CMOS用の0.5μmピッチCuデュアルダマシン配線
- Cu電界ドリフトによる絶縁破壊
- ドライエッチング法を用いた二層Cu配線プロセス
- シリコンLSIにおけるアルミニウム配線材料の現状 (ULSIを支える材料とプロセス技術)
- LSIアルミニウム配線のエレクトロマイグレーション
- SOI基板を用いたメインフレーム用0.3μm ECL-CMOSプロセス技術
- 階層化ワードドライバと位相シフト昇圧回路を用いた512kB 60MHzエンベデッドフラッシュメモリ
- 32ビットRISCマイクロコントローラに内蔵する3.3V90MHzフラッシュモジュール
- (8)半導体基板表面のミクロ溝における銅スパッタ膜リフロー現象の流動形状変化に及ぼす形状パラメータの影響の解析的検討
- 半導体基板表面のミクロ溝における銅スパッタ膜リフロー現象の流動形状変化に及ぼす形状パラメータの影響の解析的検討
- 分子動力学法によるアルミスパッタ膜の流動形状解析
- LSIチップ内のSOI構造トランジスタ素子の熱解析
- 電気めっき法による銅配線形成の溝埋め込みプロセスシミュレーション
- 砥粒フリー研磨剤を用いたCu-CMP技術( : 低誘電率層間膜及び配線技術)
- W-CVDの優先成長を利用した全面バリアメタル被覆Cu配線( : 低誘電率層間膜及び配線技術)
- 赤外線の半導体デバイス熱解析への応用(最近の赤外線技術)
- SOI基板を用いたメインフレーム用0.3μm ECL-CMOSプロセス技術
- ED2000-135 / SDM2000-117 / ICD2000-71 低誘電率層間材料を用いたCuデュアルダマシン配線技術
- 自己整合メタルキャップによるCu配線完全被覆化技術の検討(プロセスクリーン化と新プロセス技術)
- 低圧W-CVDを用いたCu配線の自己整合メタルキャップ技術(低誘電率層間膜,配線材料及び一般)
- 0.10μm DRAM用MIM/Ta_2O_5キャパシタプロセスの開発
- 0.10ミクロンDRAM用MIM/Ta_2O_5キャパシタプロセスの開発
- Cu配線を用いた超高速SRAM向け0.2μm BiCMOSプロセス技術
- Cu配線を用いた超高速SRAM向け0.2μm BiCMOSプロセス技術
- Cu配線を用いた超高速SRAM向け0.2μm BiCMOSプロセス技術
- DCCPW線路を用いた光・マイクロ波受信モジュール
- 光CVD法による低温Siエピタキシャル成長における高濃度ドーピング及び接合の形成
- 光CVD法によるSi薄膜の低温選択エピタキシャル成長
- Siの低温エピタキシャル成長におけるSiH_2Cl_2添加効果