階層化ワードドライバと位相シフト昇圧回路を用いた512kB 60MHzエンベデッドフラッシュメモリ
スポンサーリンク
概要
- 論文の詳細を見る
32ビットRISCマイクロコントローラに内蔵する512kB (256kBモジュール×2) フラッシュメモリを設計し、60MHzの読み出し動作を達成した。読み出し速度を落とすことなくフラッシュメモリモジュールの面積を低減するために、以下の2点を検討した。 (1)書込/消去用のワード線ドライバとして使用されるレベルシフタの数を減らすために階層化ワード・ドライバ構成を適用し、レベルシフタが占める面積を低減した。(2)読み出し時にワード線を昇圧するための回路として、従来回路より出力電圧が安定した位相シフト昇圧回路を適用し、平滑容量の面積を低減した。これらの対策により、対策前に比べてフラッシュメモリモジュールの面積を約13%低減することができた。
- 社団法人電子情報通信学会の論文
- 1999-05-28
著者
-
田中 利広
株式会社ルネサステクノロジ
-
山木 貴志
株式会社ルネサステクノロジ
-
品川 裕
株式会社ルネサステクノロジ
-
平木 充
株式会社ルネサステクノロジ設計基盤開発部
-
大島 隆文
日立・マイクロデバイス
-
松原 清
(株) 日立製作所 半導体グループ
-
大島 隆文
(株)日立製作所デバイス開発センタプロセス開発部
-
藤戸 正道
(株)日立超LSIシステムズ
-
田中 利広
(株)日立製作所 半導体グループ
-
品川 裕
(株)日立超LSIシステムズ
-
鈴川 一文
(株)日立超LSIシステムズ
-
河合 洋造
(株)日立超LSIシステムズ
-
三科 大介
(株)日立超LSIシステムズ
-
窪田 裕之
(株)日立製作所 半導体グループ
-
山木 貴志
(株)日立製作所 半導体グループ
-
松原 清
(株)日立製作所 半導体グループ
-
平木 充
(株)日立製作所 半導体グループ
-
窪田 裕之
(株) 日立製作所 半導体グループ
-
大島 隆文
(株)日立製作所 デバイス開発センタ プロセス開発部
関連論文
- マイコン搭載フラッシュメモリモジュールの内蔵電源システム(新メモリ技術とシステムLSI)
- マイクロコントローラ搭載512KB MONOS型フラッシュメモリモジュール(VLSI回路, デバイス技術(高速, 低電圧, 低電力))
- 140mm^2 0.4μm 64Mb AND型フラッシュメモリ
- 銅配線構造における応力誘起ボイドに関する検討(S05-5 ナノ・マイクロ構造体の信頼性,S05 薄膜の強度物性と信頼性)
- Cu配線のストレスマイグレーションによるVia劣化とその対策
- ED2000-135 / SDM2000-117 / ICD-2000-71 低誘電率層間材料を用いたCuデュアルダマシン配線技術
- ED2000-135 / SDM2000-117 / ICD2000-71 低誘電率層間材料を用いたCuデュアルダマシン配線技術
- 有機SOG(k=2.9)を用いた0.18μm CMOS用の0.5μmピッチCuデュアルダマシン配線
- 階層化ワードドライバと位相シフト昇圧回路を用いた512kB 60MHzエンベデッドフラッシュメモリ
- 32ビットRISCマイクロコントローラに内蔵する3.3V90MHzフラッシュモジュール
- a-Si用金属-シリコン透明電極とその一次元センサへの応用
- AND型フラッシュメモリの動向
- 3V単一電源フラッシュメモリのビット毎制御書換え方式の検討
- 3V単一電源フラシュメモリのワードデコーダ回路方式の検討
- 90-65nmテクノロジーに対応できるオンチップメモリは?
- 砥粒フリー研磨剤を用いたCu-CMP技術( : 低誘電率層間膜及び配線技術)
- マイクロコントローラ搭載512KB MONOS型フラッシュメモリモジュール(VLSI回路, デバイス技術(高速, 低電圧, 低電力))
- 0.3μmCMOSによる1.2Vアナログ/ディジタル回路技術
- ED2000-135 / SDM2000-117 / ICD2000-71 低誘電率層間材料を用いたCuデュアルダマシン配線技術
- 低圧W-CVDを用いたCu配線の自己整合メタルキャップ技術(低誘電率層間膜,配線材料及び一般)
- 1V以下で動作可能なトリミングフリーCMOSバンドギャップ基準電圧発生回路(アナログ・デジアナ・センサ,通信用LSI)
- 光CVD法による低温Siエピタキシャル成長における高濃度ドーピング及び接合の形成
- 光CVD法によるSi薄膜の低温選択エピタキシャル成長
- Siの低温エピタキシャル成長におけるSiH_2Cl_2添加効果
- データ依存論理振幅バスアーキテクチャの提案