砥粒フリー研磨剤を用いたCu-CMP技術(<特集> : 低誘電率層間膜及び配線技術)
スポンサーリンク
概要
- 論文の詳細を見る
研磨砥粒を含まないCu研磨(=Cu-Abrasive Free Polishing)技術と高選択バリアメタル研磨技術を組み合わせた2-Step CMP プロセスを開発した。このプロセスは、Cu配線のディッシングや***ージョン発生を抑制するため、高精度な配線抵抗制御が可能なプロセスである。また、このプロセスを適用する場合に問題となったCu研磨残りについても、トータルプロセスを最適化することによって対策を行なった。これらの開発結果を用いて、0.18μmノード世代での7層配線構造の構築に成功した。
- 社団法人電子情報通信学会の論文
- 2001-11-09
著者
-
大島 隆文
日立・マイクロデバイス
-
山口 日出
(株)日立製作所デバイス開発センタプロセス開発部
-
大島 隆文
(株)日立製作所 デバイス開発センタ プロセス開発部
-
大橋 直史
株式会社日立製作所デバイス開発センタ半導体技術開発本部プロセス開発部
-
山田 洋平
株式会社日立製作所デバイス開発センタ半導体技術開発本部プロセス開発部
-
小西 信博
株式会社日立製作所デバイス開発センタ半導体技術開発本部プロセス開発部
-
丸山 裕之
株式会社日立製作所デバイス開発センタ半導体技術開発本部プロセス開発部
-
大島 隆文
株式会社日立製作所デバイス開発センタ半導体技術開発本部プロセス開発部
-
山口 日出
株式会社日立製作所デバイス開発センタ半導体技術開発本部プロセス開発部
-
佐藤 明
株式会社日立超LSIシステムズVLSI開発本部プロセス技術開発部
-
小西 信博
(株)日立製作所 デバイス開発センタ プロセス開発部
-
大橋 直史
株式会社日立製作所デバイス開発センタ
-
山田 洋平
株式会社日立製作所
関連論文
- 銅配線構造における応力誘起ボイドに関する検討(S05-5 ナノ・マイクロ構造体の信頼性,S05 薄膜の強度物性と信頼性)
- Cu配線のストレスマイグレーションによるVia劣化とその対策
- ED2000-135 / SDM2000-117 / ICD-2000-71 低誘電率層間材料を用いたCuデュアルダマシン配線技術
- ED2000-135 / SDM2000-117 / ICD2000-71 低誘電率層間材料を用いたCuデュアルダマシン配線技術
- 低寄生容量銅多層配線のための新しいプロセス技術 : 砥粒フリー銅CMP(ACP)及び新低誘電率材料:メチルシリコンオキシカーバイド(MTES)
- ED2000-47 / SDM2000-47 低寄生容量銅多層配線のための新しいプロセス技術 : 砥粒フリー鋼CMP(ACP)及び新低誘電率材料:メチルシリコンオキシカーバイド(MTES)
- 有機SOG(k=2.9)を用いた0.18μm CMOS用の0.5μmピッチCuデュアルダマシン配線
- Cu電界ドリフトによる絶縁破壊
- SOI基板を用いたメインフレーム用0.3μm ECL-CMOSプロセス技術
- 階層化ワードドライバと位相シフト昇圧回路を用いた512kB 60MHzエンベデッドフラッシュメモリ
- 32ビットRISCマイクロコントローラに内蔵する3.3V90MHzフラッシュモジュール
- (8)半導体基板表面のミクロ溝における銅スパッタ膜リフロー現象の流動形状変化に及ぼす形状パラメータの影響の解析的検討
- 半導体基板表面のミクロ溝における銅スパッタ膜リフロー現象の流動形状変化に及ぼす形状パラメータの影響の解析的検討
- パターン付半導体ウエハ表面の回転塗布膜の乾燥収縮過程の流動形状解析
- LSIチップ内のSOI構造トランジスタ素子の熱解析
- 多層配線構造に対するSOGプロセスの改良
- 電気めっき法による銅配線形成の溝埋め込みプロセスシミュレーション
- 砥粒フリー研磨剤を用いたCu-CMP技術( : 低誘電率層間膜及び配線技術)
- W-CVDの優先成長を利用した全面バリアメタル被覆Cu配線( : 低誘電率層間膜及び配線技術)
- 赤外線の半導体デバイス熱解析への応用(最近の赤外線技術)
- SOI基板を用いたメインフレーム用0.3μm ECL-CMOSプロセス技術
- ED2000-135 / SDM2000-117 / ICD2000-71 低誘電率層間材料を用いたCuデュアルダマシン配線技術
- 低圧W-CVDを用いたCu配線の自己整合メタルキャップ技術(低誘電率層間膜,配線材料及び一般)
- Cu配線を用いた超高速SRAM向け0.2μm BiCMOSプロセス技術
- Cu配線を用いた超高速SRAM向け0.2μm BiCMOSプロセス技術
- Cu配線を用いた超高速SRAM向け0.2μm BiCMOSプロセス技術
- DCCPW線路を用いた光・マイクロ波受信モジュール
- 光CVD法による低温Siエピタキシャル成長における高濃度ドーピング及び接合の形成
- 光CVD法によるSi薄膜の低温選択エピタキシャル成長
- Siの低温エピタキシャル成長におけるSiH_2Cl_2添加効果
- ロジック-DRAM混載技術
- ロジック-DRAM混載技術
- 低エネルギ・イオンアシスト酸化による超低温ゲート酸化膜形成
- Cu/Low-k配線対応CMPプロセスの開発 : −低選択バリアメタル研磨による表面段差是正の検討−
- 研磨砥粒を含まないスラリを用いたＣｕＣＭＰ技術の開発 : −不均一発泡ポリウレタンパッドを用いたＣｕ残渣の低減−
- 酸化膜CMPにおけるマイクロスクラッチ低減の検討 : CMPプロセスにおけるスクラッチの発生要因調査
- 硬質パッドを用いた高平坦化CMP技術の開発 : CMPプロセスにおけるウエーハ面内研磨均一性の改善
- Cu-CMPプロセスにおける欠陥がTDDB信頼度に与える影響(低誘電率層間膜,配線材料及び一般)
- 低誘電率有機SOGを用いたCuデュアルダマシン配線の形成技術 (特集 新材料・新プロセスによる半導体薄膜形成技術--銅配線,Low-k,High-k,CMPの最新動向を探る)
- 高性能減圧プロセス用真空排気システムの最適設計
- ＣｕＣＭＰプロセスに起因した銅残渣発生の研究 : −配線間の銅残渣の低減−
- 320 CMP用パッドのコンディショニング特性の定量的評価法とその考察(GS 生産加工III)