Cu配線を用いた超高速SRAM向け0.2μm BiCMOSプロセス技術
スポンサーリンク
概要
- 論文の詳細を見る
超高速LSI用0.2-μmBiCMOSプロセスを開発した。本プロセスを用いて9Mbit0.6nsのオンチップcashを搭載した200Kゲート25psのECLゲートアレーテストチップの試作に成功した。高性能化のためにバイポーラのベース幅は50nmまで接合をシャロー化し、素子サイズは6μm^2を実現した。Cu配線採用により配線遅延時間をAl配線適用時より30%低減できる事を確認した。低加速イオン注入技術と2ステップ・ベースアニールの組み合わせによりシャローな真性ベース領域をリーク電流の増大無しに実現した。
- 社団法人電子情報通信学会の論文
- 1999-01-20
著者
-
和田 真一郎
(株)日立製作所 マイクロデバイス事業部
-
斎藤 達之
(株)日立製作所デバイス開発センタプロセス開発部
-
菊池 俊之
日立製作所 デバイス開発センタ
-
橋本 尚
日立製作所 デバイス開発センタ
-
和田 慎一郎
日立製作所 デバイス開発センタ
-
渡辺 邦彦
日立製作所 デバイス開発センタ
-
齋藤 達之
(株)日立製作所
-
菊池 俊之
(株)日立製作所デバイス開発センタ
-
島 明生
日立製作所中央研究所
-
大橋 直史
株式会社日立製作所デバイス開発センタ半導体技術開発本部プロセス開発部
-
橋本 尚
(株)日立製作所 マイクロデバイス事業部
-
渡辺 邦彦
日立製作所デバイス開発センタ
-
齋藤 達之
(株)日立製作所マイクロデバイス事業部
-
近藤 将夫
(株)日立製作所中央研究所
-
近藤 将夫
日立製作所中央研究所
-
和田 真一郎
日立製作所デバイス開発センタ
-
大橋 直史
日立製作所デバイス開発センタ
-
斎藤 達之
日立製作所デバイス開発センタ
-
本間 善夫
日立製作所中央研究所
-
島 明生
日立製作所デバイス開発センタ
-
大橋 直史
株式会社日立製作所デバイス開発センタ
-
和田 真一郎
日立製作所
関連論文
- Cu配線のストレスマイグレーションによるVia劣化とその対策
- Cu電界ドリフトによる絶縁破壊
- 低接触抵抗のポリシリコン選択ダイオードを用いた相変化メモリの低コスト化技術(固体メモリおよび一般)
- 低接触抵抗のポリシリコン選択ダイオードを用いた相変化メモリの低コスト化技術(固体メモリ及び一般)
- SOI基板を用いたメインフレーム用0.3μm ECL-CMOSプロセス技術
- アクセス時間1.5nsの60ps 11k論理ゲート付256kb BiCMOS SRAM
- (8)半導体基板表面のミクロ溝における銅スパッタ膜リフロー現象の流動形状変化に及ぼす形状パラメータの影響の解析的検討
- 半導体基板表面のミクロ溝における銅スパッタ膜リフロー現象の流動形状変化に及ぼす形状パラメータの影響の解析的検討
- 分子動力学法によるアルミスパッタ膜の流動形状解析
- パターン付半導体ウエハ表面の回転塗布膜の乾燥収縮過程の流動形状解析
- 多層配線構造に対するSOGプロセスの改良
- 電気めっき法による銅配線形成の溝埋め込みプロセスシミュレーション
- 低接触抵抗ポリSiダイオード駆動の4F^2クロスポイント型相変化メモリ(低電圧/低消費電力技術、新デバイス・回路とその応用)
- 砥粒フリー研磨剤を用いたCu-CMP技術( : 低誘電率層間膜及び配線技術)
- W-CVDの優先成長を利用した全面バリアメタル被覆Cu配線( : 低誘電率層間膜及び配線技術)
- レーザーアニールによる不純物活性化とSiデバイス応用
- SOI基板を用いたメインフレーム用0.3μm ECL-CMOSプロセス技術
- 自己整合メタルキャップによるCu配線完全被覆化技術の検討(プロセスクリーン化と新プロセス技術)
- 低圧W-CVDを用いたCu配線の自己整合メタルキャップ技術(低誘電率層間膜,配線材料及び一般)
- 0.10μm DRAM用MIM/Ta_2O_5キャパシタプロセスの開発
- 0.10ミクロンDRAM用MIM/Ta_2O_5キャパシタプロセスの開発
- 高性能SiGe HBT/0.13μm CMOS混載化デバイス技術と40Gb/s光通信用LSIへの応用
- 擬似2層構造を有する高精度多結晶シリコン抵抗の提案と実験的検討(集積エレクトロニクス)
- 高精度多結晶シリコン抵抗設計式の検討
- 高精度二層多結晶シリコン抵抗の開発(2)
- 高精度二層多結晶シリコン抵抗の開発(1)
- リンドープポリSiエミッタを用いた超高速Siバイポーラトランジスタ
- C-10-15 SiGe HBTを用いた50Gb/s 4:1 MUX. 48Gb/s 1:4 DEMUX ICとICモジュールの開発
- 超高速自己整合構造SiGe HBTと光伝送用ICへの応用
- 高周波・高速用途向け自己整合構造SiGe HBT/CMOS技術
- SiGe HBTを用いた40Gb/s光伝送用高利得プリアンプICの開発
- SiGe HBTを用いた40Gb/s光伝送用高利得プリアンプICの開発
- 超高速200-GHz SiGe:C HBT技術
- HC1フリー選択エピタキシャル成長によるSiGe HBT(III族窒化物研究の最前線)
- HClフリー選択エピタキシャル成長によるSiGe HBT(III族窒化物研究の最前線)
- HC1フリー選択エピタキシャル成長によるSiGe HBT(III族窒化物研究の最前線)
- SiGe選択エピタキシャル成長前の基板表面清浄化方法がHBT特性に与える影響の検討
- C-12-34 短距離車載レーダ向け24GHz SiGe HBT低雑音増幅器の試作(C-12.集積回路C(アナログ),一般講演)
- 高性能 SiGe HBT/BiCMOS デバイス技術
- TCADを用いた統計的手法による0.12μmCMOSデバイスの統計
- TCADを用いた統計的手法による0.12μmCMOSデバイスの設計
- Cu配線を用いた超高速SRAM向け0.2μm BiCMOSプロセス技術
- Cu配線を用いた超高速SRAM向け0.2μm BiCMOSプロセス技術
- Cu配線を用いた超高速SRAM向け0.2μm BiCMOSプロセス技術
- DCCPW線路を用いた光・マイクロ波受信モジュール
- ロジック-DRAM混載技術
- ロジック-DRAM混載技術
- 低接触抵抗ポリSiダイオード駆動の4F^2クロスポイント型相変化メモリ(低電圧/低消費電力技術、新デバイス・回路とその応用)
- モーバイル環境に適した圧縮/暗号通信方式(2) : 圧縮/暗号同時実行アルゴリズム
- SC-7-2 超高速SiGe HBT技術と40Gb/s光伝送用ICへの応用
- 高電流駆動能力270Vマルチエミッタ横型IGBT
- スティープ・サブスレショルド・スイングFETへの新しいアプローチ(IEDM特集(先端CMOSデバイス・プロセス技術))
- 低コストと高速データ転送を実現するポリSi MOSトランジスタ駆動の相変化メモリ(低電圧/低消費電力技術,新デバイス・回路とその応用)
- 低コストと高速データ転送を実現するポリSi MOSトランジスタ駆動の相変化メモリ(低電圧/低消費電力技術,新デバイス・回路とその応用)
- 3次元積層を可能にするPoly-Siトランジスタ駆動の相変化メモリ(プロセス・デバイス・回路シミュレーション及び一般)
- 3次元積層を可能にする Poly-Si トランジスタ駆動の相変化メモリ
- 高電流駆動能力270Vマルチェミッタ横型IGBT
- C-11-2 SiONゲート絶縁膜形成後大気曝露の絶縁破壊特性への影響(C-11. シリコン材料・デバイス,一般セッション)
- 4F^2のポリシリコンダイオードで駆動する微細化に優れた3Dチェインセル型相変化メモリ(不揮発メモリ,低電圧/低消費電力技術,新デバイス・回路とその応用)
- 4F^2のポリシリコンダイオードで駆動する微細化に優れた3Dチェインセル型相変化メモリ(不揮発メモリ,低電圧/低消費電力技術,新デバイス・回路とその応用)