齋藤 達之 | (株)日立製作所マイクロデバイス事業部
スポンサーリンク
概要
関連著者
-
齋藤 達之
(株)日立製作所マイクロデバイス事業部
-
齋藤 達之
(株)日立製作所
-
斎藤 達之
(株)日立製作所デバイス開発センタプロセス開発部
-
山口 日出
(株)日立製作所デバイス開発センタプロセス開発部
-
大橋 直史
株式会社日立製作所デバイス開発センタ半導体技術開発本部プロセス開発部
-
大橋 直史
株式会社日立製作所デバイス開発センタ
-
斎藤 達之
(株)日立製作所 デバイス開発センタ プロセス開発部
-
和田 真一郎
(株)日立製作所 マイクロデバイス事業部
-
和田 慎一郎
日立製作所 デバイス開発センタ
-
渡辺 邦彦
日立製作所 デバイス開発センタ
著作論文
- Cu配線のストレスマイグレーションによるVia劣化とその対策
- (8)半導体基板表面のミクロ溝における銅スパッタ膜リフロー現象の流動形状変化に及ぼす形状パラメータの影響の解析的検討
- 半導体基板表面のミクロ溝における銅スパッタ膜リフロー現象の流動形状変化に及ぼす形状パラメータの影響の解析的検討
- 分子動力学法によるアルミスパッタ膜の流動形状解析
- 電気めっき法による銅配線形成の溝埋め込みプロセスシミュレーション
- W-CVDの優先成長を利用した全面バリアメタル被覆Cu配線( : 低誘電率層間膜及び配線技術)
- 自己整合メタルキャップによるCu配線完全被覆化技術の検討(プロセスクリーン化と新プロセス技術)
- 低圧W-CVDを用いたCu配線の自己整合メタルキャップ技術(低誘電率層間膜,配線材料及び一般)
- 0.10μm DRAM用MIM/Ta_2O_5キャパシタプロセスの開発
- 0.10ミクロンDRAM用MIM/Ta_2O_5キャパシタプロセスの開発