アクセス時間1.5nsの60ps 11k論理ゲート付256kb BiCMOS SRAM
スポンサーリンク
概要
- 論文の詳細を見る
アドレスアクセス時間1.5nsの256kb BiCMOS SRAMを開発した。同一チップ上に基本遅延時間60psの11kゲートECL論理を搭載している。超高速なアクセス時間を実現するために周辺回路をECLで、メモリセルをCMOSで構成した。また消費電力を低減するためMOSを用いたアクティブプルダウンECL回路を考案し、電源電圧-4VでRAM18W、論理17Wを得た。0.5μm BiCMOSプロセスを用い、メモリセル面積は58μm2,チップサイズは11×11mm2である。
- 社団法人電子情報通信学会の論文
- 1993-05-27
著者
-
平本 俊郎
東大
-
平本 俊郎
東大生研
-
山口 邦彦
日立超lsiシステムズ
-
丹場 展雄
日立製作所 デバイス開発センタ
-
池田 隆英
(株)日立製作所デバイス開発センタ
-
丹波 展雄
日立製作所デバイス開発センタ
-
丹場 展雄
筑波大・物理
-
渡辺 邦彦
日立製作所 デバイス開発センタ
-
池田 隆英
日立製作所 デバイス開発センタ
-
大林 正幸
日立製作所デバイス開発センタ
-
秋元 一泰
日立製作所デバイス開発センタ
-
平本 俊郎
日立製作所デバイス開発センタ
-
国分 尚徳
日立製作所デバイス開発センタ
-
吉田 誠
日立製作所デバイス開発センタ
-
藤原 剛
日立製作所デバイス開発センタ
-
林 秀樹
日立超LSIエンジニアリング
-
南部 博昭
日立製作所中央研究所
-
山口 邦彦
日立製作所デバイス開発センタ
-
吉田 誠
林病院外科
-
林 秀樹
林病院外科
-
渡辺 邦彦
日立製作所デバイス開発センタ
-
南部 博昭
日立製作所
-
大林 正幸
日立製作所 デバイス開発センタ
関連論文
- 半導体技術のイノベーション--More MooreとBeyond CMOSの融合 (特集 「ポスト・ムーアの法則」時代におけるエレクトロニクス産業)
- 微細トランジスタにおける特性ばらつきの現状と将来動向(低電圧/低消費電力技術,新デバイス・回路とその応用)
- 新規格化法を用いた工場/製品/水準間比較によるシリコンMOSFETのランダムしきい値ばらつき評価
- 微細MOSデバイスにおけるランダムばらつき(プロセス・デバイス・回路シミュレーション及び一般)
- 1.MOSトランジスタのスケーリングに伴う特性ばらつき(CMOSデバイスの微細化に伴う特性ばらつきの増大とその対策)
- 増大する微細MOSトランジスタの特性ばらつき : 現状と対策
- サブ100nm時代のLSI低消費電力化技術 : これで優位化、これはできて当たり前
- サブ100nm時代のLSI低消費電力化技術 : これで優位化、これはできて当たり前 : パネルディスカッション
- 35.8GB/sの内部メモリバンド幅をもつ16MBキャッシュDRAM LSI
- 特異場理論を応用した半導体デバイス無転位設計手法の検討
- ED2000-117 / SDM2000-99 / ICD2000-53 閾値切り替え技術を用いた450MHz64ビットRISCプロセッサ
- C-12-19 0.5-2.8GHz動作の電源ノイズ感度を低減したCMOSプロセッサ用PLL
- SOI基板を用いたメインフレーム用0.3μm ECL-CMOSプロセス技術
- アクセス時間1.5nsの60ps 11k論理ゲート付256kb BiCMOS SRAM
- CMOSを融合したアクティブプルダウン論理回路
- シリコン技術
- (110)SOI基板上に作製したGAAシリコンナノワイヤの移動度評価(低電圧/低消費電力技術、新デバイス・回路とその応用)
- G-CSF産生胆嚢扁平上皮癌の1例
- 外科的治療が奏効した全身性硬化症に伴う小腸偽性腸閉塞の1例
- 経過観察中に膵仮性嚢胞内に破裂出血した脾仮性動脈瘤の1例
- 保存的治療により治癒した外傷性胃破裂症例
- 傍食道型からいわゆるUpside-down型へ移行した食道裂孔ヘルニアの1例
- 結腸膀胱瘻の確定診断のための注腸後CT検査と薬用炭粉内服検査の有用性
- A 750MHz 144Mb Cache DRAM LSI with Speed Scalable Design and Programmable at-speed Function-Array BIST(VSLI一般(ISSCC'03関連特集))
- ED2000-117 / SDM2000-99 / ICD2000-53 閾値切り替え技術を用いた450MHz64ビットRISCプロセッサ
- ED2000-117 / SDM2000-99 / ICD2000-53 閾値切り替え技術を用いた450MHz64ビットRISCプロセッサ
- タイミング自動調整回路を用い構成展開可能な超高速SRAMマクロ
- タイミング自動調整回路を用い構成展開可能な超高速SRAMマクロ
- タイミング自動調整回路を用い構成展開可能な超高速SRAMマクロ
- SOI基板を用いたメインフレーム用0.3μm ECL-CMOSプロセス技術
- サブ100nm時代のLSI低消費電力化技術 : これで優位化、これはできて当たり前
- 微細トランジスタにおける特性ばらつきの現状と将来動向(低電圧/低消費電力技術,新デバイス・回路とその応用)
- 「電流立上り電圧」ばらつきに起因する微細MOSトランジスタのランダム電流ばらつきの解析(低電圧/低消費電力技術,新デバイス・回路とその応用)
- DMA TEGによるSRAMのスタティックノイズマージンの直接測定と解析(低電圧/低消費電力技術,新デバイス・回路とその応用)
- 「電流立上り電圧」ばらつきに起因する微細MOSトランジスタのランダム電流ばらつきの解析(デバイス,低電圧/低消費電力技術,新デバイス・回路とその応用)
- DMA TEGによるSRAMのスタティックノイズマージンの直接測定と解析(高信頼技術,低電圧/低消費電力技術,新デバイス・回路とその応用)
- Cu配線を用いた超高速SRAM向け0.2μm BiCMOSプロセス技術
- Cu配線を用いた超高速SRAM向け0.2μm BiCMOSプロセス技術
- Cu配線を用いた超高速SRAM向け0.2μm BiCMOSプロセス技術
- C-11-1 微細MOSトランジスタの特性ばらつきの研究(C-11.シリコン材料・デバイス,一般セッション)
- ロバストトランジスタ技術 : 特性ばらつきの現状と対策(第15回先端半導体デバイスの基礎と応用に関するアジア・太平洋ワークショップ(AWAD2007))
- ロバストトランジスタ技術 : 特性ばらつきの現状と対策(第15回先端半導体デバイスの基礎と応用に関するアジア・太平洋ワークショップ(AWAD2007))
- DCCPW線路を用いた光・マイクロ波受信モジュール
- 極薄膜SOIトランジスタにおける量子効果による移動度向上(ゲートスタック構造の新展開(I),ゲート絶縁膜,容量膜,機能膜及びメモリ技術)
- 30a-B-3 N_2分子の光電子スペクトル
- シリコンナノドットを用いた不揮発性メモリ (特集1 次世代不揮発メモリーの開発・高集積化とその市場)
- 超高集積Siデバイス (IT基盤研究開発 FED2001--2001年度新機能素子シンポジウム講演録)
- 単一電子デバイスとその応用の展望
- Material Report 極限CMOS開発の現状と将来展望
- Si(110)面正孔移動度における方向依存性の起源 : 極薄SOIを用いた実験的考察(IEDM特集(先端CMOSデバイス・プロセス技術))
- (110)面方向pMOSFETにおける移動度ユニバーサリティ崩壊の実証(VLSI回路,デバイス技術(高速,低電圧,低消費電力))
- (110)面方向pMOSFETにおける移動度ユニバーサリティ崩壊の実証(VLSI回路,デバイス技術(高速,低電圧,低消費電力))
- (110)面〈100〉方向pMOSFETにおける移動度ユニバーサリティ崩壊の実証
- (110)面〈100〉方向pMOSFETにおける移動度ユニバーサリティ崩壊の実証
- (110)SOI基板上に作製したGAAシリコンナノワイヤの移動度評価(低電圧/低消費電力技術、新デバイス・回路とその応用)
- シリコンナノワイヤpMOSFET及び室温動作単正孔トランジスタにおける一軸歪みの効果(機能ナノデバイス及び関連技術)
- シリコンナノワイヤpMOSFET及び室温動作単正孔トランジスタにおける一軸歪みの効果(機能ナノデバイス及び関連技術)
- Beyond CMOS とは?
- A Bipolar-Based 0.5μm BiCMOS Technology on Bonded SOI for High-Speed LSIs (Special Section on High Speed and High Density Multi Functional LSI Memories)
- Noise Reduction Techniques for a 64kb ECL-CMOS SRAM with a 2ns Cycle Time (Special Issue on LSI Memories)
- Redundancy Technique for Ultra-High-Speed Static RAMs
- PD-SOI COMSデバイスのスケーリング
- 応用物性
- シリコンナノエレクトロニクスワークショップ報告
- (Ga,Al)As LPE成長におけるマクロステップとファセットの形成 : ステップ運動
- SCL回路を用いたメモリ用デコーダ回路の検討
- 超高速SRAM回路技術 : 「A 1.8ns Access, 550MHz 4.5Mb CMOS SRAM」「Synonym Hit RAM: A 500MHz 1.5ns CMOS SRAM Macro with 576b Parallel Comparison and Parity Check Functions」
- 超高速SRAM回路技術 : 「A 1.8ns Access, 550MHz 4.5Mb CMOS SRAM」「Synonym Hit RAM: A 500MHz 1.5ns CMOS SRAM Macro with 576b Parallel Comparison and Parity Check Functions」
- 超高速SRAM用ワード線放電回路の提案
- 超高速ECL-CMOS SRAMのビット線負荷の配置に関する検討
- 低電圧用途向けベースブースト方式BiCMOS回路
- ダミーメモリセルを用いた超高速SRAM用書き込みパルス発生回路
- CT-1-1 10nm世代に向けたMOSトランジスタの特性ばらつき克服に向けて(CT-1.10nm世代に向けた新LSI技術,チュートリアル講演,ソサイエティ企画)
- 30p-N-7 水素分子の光電子角度分布II
- 30p-N-6 水素分子の光電子角度分布I
- 5a-NU-9 水素分子の光電子スペクトル
- トランスインピーダンス形回路を用いた超高速SRAM用センス回路の提案
- エミッタフォロワ回路における配線寄生素子の高周波特性への影響
- SRAMメモリセルの面積縮小とα線耐性の関係に関する検討
- 超高速SRAM用位相補償形センスアンプ活用化回路の検討
- ECL-CMOS SRAM用書き込み回路の検討
- 30ps-120k ゲート内蔵 0.9ns-1.15Mb ECL-CMOS SRAM
- SRAM用高速ダイナミック形マルチプレクサ
- 微細MOSFETの特性ばらつきに関する最近の動向について
- 世界最高速のアクセス時間を実現する新型SRAMの試作に成功