超高速SRAM用ワード線放電回路の提案
スポンサーリンク
概要
- 論文の詳細を見る
超高速SRAMのアクセス時間の高速化には,ワード線及びビット線の充放電時間の短縮が必要不可欠である。このため従来から,ワード線を高速に放電できる遅延形ワード線放電回路が使用されている。しかしワード線電位振幅の低減に伴い,この放電回路の高速性に限界が見え始めてきた。そこで今回,低振幅でも高速放電できるBiNMOS形ワード線放電回路を提案する。
- 社団法人電子情報通信学会の論文
- 1996-03-11
著者
-
山口 邦彦
日立超lsiシステムズ
-
本間 紀之
法政大学
-
南部 博昭
日立中央研究所
-
南部 博昭
日立製作所中央研究所
-
金谷 一男
日立中央研究所
-
山崎 枢
日立中央研究所
-
楠 武志
日立デバイスエンジニアリング
-
金谷 一男
日立製作所中央研究所
-
山崎 枢
日立製作所中央研究所
-
山口 邦彦
日立デバイス開発センタ
関連論文
- 35.8GB/sの内部メモリバンド幅をもつ16MBキャッシュDRAM LSI
- ラッチ型ゲートによる計算機演算回路のパイプライン・ピッチの短縮化の検討
- アクセス時間1.5nsの60ps 11k論理ゲート付256kb BiCMOS SRAM
- タイミング自動調整回路を用い構成展開可能な超高速SRAMマクロ
- タイミング自動調整回路を用い構成展開可能な超高速SRAMマクロ
- タイミング自動調整回路を用い構成展開可能な超高速SRAMマクロ
- 保護導体を用いた伝送線の改良
- 充放電電流を補償した高速エミッタホロワの評価
- IGAを使用した高速論理回路の検討
- 保護導体を用いた伝送線の検討
- 保護導体を用いた伝送線による高速クロック給電方式
- 多軸異方性磁性薄膜における磁壁伝播 : 磁性
- C-12-10 PLL用ディジタル制御発振器
- C-12-38 PLL(Phase-Locked-Loop)用ディジタル制御発振器(C-12.集積回路C(アナログ),一般講演)
- C-12-36 4トランジスタセルを用いた擬似SRAMの検討(C-12.集積回路D(メモリ),一般講演)
- C-12-39 4トランジスタセルを用いた擬似SRAMの検討(C-12.集積回路D(メモリ))
- C-12-26 4トランジスタセルを用いた擬似SRAMの検討
- C-12-13 ラッチ型ダイナミックCMOS論理回路による4ビット桁上げ先見加算回路の性能評価
- SCL回路を用いたメモリ用デコーダ回路の検討
- 超高速SRAM回路技術 : 「A 1.8ns Access, 550MHz 4.5Mb CMOS SRAM」「Synonym Hit RAM: A 500MHz 1.5ns CMOS SRAM Macro with 576b Parallel Comparison and Parity Check Functions」
- 超高速SRAM回路技術 : 「A 1.8ns Access, 550MHz 4.5Mb CMOS SRAM」「Synonym Hit RAM: A 500MHz 1.5ns CMOS SRAM Macro with 576b Parallel Comparison and Parity Check Functions」
- 超高速SRAM用ワード線放電回路の提案
- 超高速ECL-CMOS SRAMのビット線負荷の配置に関する検討
- 低電圧用途向けベースブースト方式BiCMOS回路
- ダミーメモリセルを用いた超高速SRAM用書き込みパルス発生回路
- バイポ-ラRAMにおけるタイミングスキュ-の影響に関する検討
- バイポ-ラRAMのワ-ド線放電回路の検討
- 高速メモリ技術の動向 (最近の高速メモリ技術)
- トランスインピーダンス形回路を用いた超高速SRAM用センス回路の提案
- エミッタフォロワ回路における配線寄生素子の高周波特性への影響
- SRAMメモリセルの面積縮小とα線耐性の関係に関する検討
- 超高速SRAM用位相補償形センスアンプ活用化回路の検討
- ECL-CMOS SRAM用書き込み回路の検討
- 30ps-120k ゲート内蔵 0.9ns-1.15Mb ECL-CMOS SRAM
- SRAM用高速ダイナミック形マルチプレクサ