30ps-120k ゲート内蔵 0.9ns-1.15Mb ECL-CMOS SRAM

スポンサーリンク

概要

• 論文の詳細を見る

• α線耐性の十分な、集積度1.15Mb、アクセス時間0.9nsの超高速・高集積のECL-CMOS SRAMを開発した。このSRAMは遅延時間が30psの120kゲートを内蔵している。テスト容易化と高安定性を確保するために、オンチップテスト回路、メモリセルテスト回路、安定化電流源回路およびα線耐性強化型メモリセルを提案した。これらの新技術の有効性確認のため、0.3-um BiCMOS技術を用いて、大型汎用計算機用のキャッシュSRAMを試作・評価し当初の性能が得られることを確認した。このチップは大型汎用計算機の性能向上に寄与している。以下、このSRAMに用いられている主要回路技術についてその概要をまとめる。

• 社団法人電子情報通信学会の論文
• 1995-11-21

著者

• 山口 邦彦

  日立超lsiシステムズ

• 日下田 恵一

  日立製作所デバイス開発センタ

• 大林 正幸

  日立製作所デバイス開発センタ

• 南部 博昭

  日立製作所中央研究所

• 山口 邦彦

  日立製作所デバイス開発センタ

• 宇佐美 正己

  日立製作所デバイス開発センタ

• 南部 博昭

  日立製作所

• 大林 正幸

  日立製作所 デバイス開発センタ

• 宇佐美 正巳

  日立製作所 デバイス開発センタ

関連論文

• 35.8GB/sの内部メモリバンド幅をもつ16MBキャッシュDRAM LSI
• ED2000-117 / SDM2000-99 / ICD2000-53 閾値切り替え技術を用いた450MHz64ビットRISCプロセッサ
• アクセス時間1.5nsの60ps 11k論理ゲート付256kb BiCMOS SRAM
• A 750MHz 144Mb Cache DRAM LSI with Speed Scalable Design and Programmable at-speed Function-Array BIST(VSLI一般(ISSCC'03関連特集))
• ED2000-117 / SDM2000-99 / ICD2000-53 閾値切り替え技術を用いた450MHz64ビットRISCプロセッサ
• ED2000-117 / SDM2000-99 / ICD2000-53 閾値切り替え技術を用いた450MHz64ビットRISCプロセッサ
• タイミング自動調整回路を用い構成展開可能な超高速SRAMマクロ
• タイミング自動調整回路を用い構成展開可能な超高速SRAMマクロ
• タイミング自動調整回路を用い構成展開可能な超高速SRAMマクロ
• SCL回路を用いたメモリ用デコーダ回路の検討
• 超高速SRAM回路技術 : 「A 1.8ns Access, 550MHz 4.5Mb CMOS SRAM」「Synonym Hit RAM: A 500MHz 1.5ns CMOS SRAM Macro with 576b Parallel Comparison and Parity Check Functions」
• 超高速SRAM回路技術 : 「A 1.8ns Access, 550MHz 4.5Mb CMOS SRAM」「Synonym Hit RAM: A 500MHz 1.5ns CMOS SRAM Macro with 576b Parallel Comparison and Parity Check Functions」
• 超高速SRAM用ワード線放電回路の提案
• 超高速ECL-CMOS SRAMのビット線負荷の配置に関する検討
• 低電圧用途向けベースブースト方式BiCMOS回路
• ダミーメモリセルを用いた超高速SRAM用書き込みパルス発生回路
• トランスインピーダンス形回路を用いた超高速SRAM用センス回路の提案
• エミッタフォロワ回路における配線寄生素子の高周波特性への影響
• SRAMメモリセルの面積縮小とα線耐性の関係に関する検討
• 超高速SRAM用位相補償形センスアンプ活用化回路の検討
• ECL-CMOS SRAM用書き込み回路の検討
• 30ps-120k ゲート内蔵 0.9ns-1.15Mb ECL-CMOS SRAM
• SRAM用高速ダイナミック形マルチプレクサ
• 世界最高速のアクセス時間を実現する新型SRAMの試作に成功

もっと見る 閉じる

スポンサーリンク