ED2000-117 / SDM2000-99 / ICD2000-53 閾値切り替え技術を用いた450MHz64ビットRISCプロセッサ
スポンサーリンク
概要
- 論文の詳細を見る
最適設計された3種類の閾値をディレイ分析に基づいて使用した450MHz64ビットRISCプロセッサ。18.5x18.5mm^2のチップ内に8.3Mトランジスタの論理と、20MトランジスタのRAMを有する。Lg=0.2μm、Tox=4nm、電源電圧1.8v、7層配線0.25μmCMOSプロセスを適用。低スタンバイ電流で高速動作を実現するために、3種類の閾値を必要最小限に使用する設計技術を新しく導入した。この技術はスタティック回路のみならずクロック分配系、レジスタファイル、ダイナミック回路を有するRAMマクロにも幅広く適用されている。
- 社団法人電子情報通信学会の論文
- 2000-08-17
著者
-
宮本 和久
日立製作所エンタープライズサーバ事業部
-
田中 広紀
日立製作所エンタープライズサーバ事業部
-
楠 貢
日立製作所 デバイス開発センタ
-
栗田 公三郎
日立製作所 デバイス開発センタ
-
丹波 展雄
日立製作所デバイス開発センタ
-
山下 毅雄
日立製作所デバイス開発センタ
-
吉田 直樹
日立製作所日立超LSIシステムズ
-
坂本 将俊
日立製作所デバイス開発センタ
-
松本 隆
日立製作所デバイス開発センタ
-
高橋 英行
日立製作所デバイス開発センタ
-
若原 篤
日立製作所デバイス開発センタ
-
伊藤 卓司
日立製作所デバイス開発センタ
-
清水 照久
日立製作所デバイス開発センタ
-
日下田 恵一
日立製作所デバイス開発センタ
-
森 和孝
日立製作所デバイス開発センタ
-
加藤 直樹
日立製作所中央研究所
-
山縣 良
日立製作所エンタープライズサーバ事業部
-
宮本 和久
日立超LSIシステムズ
-
山縣 良
日立超LSIシステムズ
-
田中 広紀
日立超LSIシステムズ
-
檜山 徹
日立超LSIシステムズ
-
吉田 直樹
日立超LSIシステムズ
-
栗田 公三郎
日立製作所デバイス開発センタ
-
楠 貢
日立製作所デバイス開発センタ
-
高橋 英行
(株)日立製作所 デバイス開発センタ
-
加藤 直樹
株式会社 日立製作所 中央研究所
-
若原 篤
(株)日立製作所デバイス開発センタ
-
加藤 直樹
日立 中研
-
森 和孝
(株)日立製作所デバイス開発センタ
-
檜山 徹
(株)日立製作所エンタープライズサーバ事業部
-
山下 毅雄
(株)日立製作所デバイス開発センタ
-
加藤 直樹
日立製作所
関連論文
- 35.8GB/sの内部メモリバンド幅をもつ16MBキャッシュDRAM LSI
- ED2000-117 / SDM2000-99 / ICD2000-53 閾値切り替え技術を用いた450MHz64ビットRISCプロセッサ
- C-12-19 0.5-2.8GHz動作の電源ノイズ感度を低減したCMOSプロセッサ用PLL
- SOI基板を用いたメインフレーム用0.3μm ECL-CMOSプロセス技術
- アクセス時間1.5nsの60ps 11k論理ゲート付256kb BiCMOS SRAM
- サブ100nm時代の高速CMOS回路技術 : その課題と解決策
- A 750MHz 144Mb Cache DRAM LSI with Speed Scalable Design and Programmable at-speed Function-Array BIST(VSLI一般(ISSCC'03関連特集))
- 極低しきい値MOSを使用した高性能マイクロプロセッサの設計手法
- 極低しきい値MOSを使用した高性能マイクロプロセッサの設計手法
- ED2000-117 / SDM2000-99 / ICD2000-53 閾値切り替え技術を用いた450MHz64ビットRISCプロセッサ
- ED2000-117 / SDM2000-99 / ICD2000-53 閾値切り替え技術を用いた450MHz64ビットRISCプロセッサ
- タイミング自動調整回路を用い構成展開可能な超高速SRAMマクロ
- タイミング自動調整回路を用い構成展開可能な超高速SRAMマクロ
- タイミング自動調整回路を用い構成展開可能な超高速SRAMマクロ
- SOI基板を用いたメインフレーム用0.3μm ECL-CMOSプロセス技術
- 100MHz,500Kゲート,3.3V動作0.5μmCMOSゲートアレイ
- C-3-21 10Gbps×4ch パラレル光受信器
- キャッシュ/バッファ内フラグ方式による命令先取り分配方式
- RISCプロセッサ用, 高速, 大容量(14port, 160word×75bit)レジスタファイルの開発
- 反射μ波光導電減衰法での外部電解による表面再結合の制御
- TCADを用いた統計的手法による0.12μmCMOSデバイスの統計
- TCADを用いた統計的手法による0.12μmCMOSデバイスの設計
- [招待論文] 擬似ベクトル機構を有する並列コンピュータ向けRISCプロセッサ
- 高集積SoC向け遅延列交互利用型サイクリックSMD
- 高集積SoC向け遅延列交互利用型サイクリックSMD(ディジタル・情報家電,放送用,ゲーム機用システムLSI,回路技術(一般,超高速・低電力・高機能を目指した新アーキテクチャ))
- 高集積SoC向け遅延列交互利用型サイクリックSMD
- 多層チャネル配線方法
- パスディレイ最適化配置方式
- フリーチャネルゲートアレイの配置手法
- 電気特性考慮自動配線手法
- A Bipolar-Based 0.5μm BiCMOS Technology on Bonded SOI for High-Speed LSIs (Special Section on High Speed and High Density Multi Functional LSI Memories)
- Noise Reduction Techniques for a 64kb ECL-CMOS SRAM with a 2ns Cycle Time (Special Issue on LSI Memories)
- Redundancy Technique for Ultra-High-Speed Static RAMs
- ホールフィリング : セレクタ論理を使った新しい遅延時間削減方法
- サブ100nm時代の高速CMOS回路技術 : その課題と解決策
- SCL回路を用いたメモリ用デコーダ回路の検討
- 超高速SRAM回路技術 : 「A 1.8ns Access, 550MHz 4.5Mb CMOS SRAM」「Synonym Hit RAM: A 500MHz 1.5ns CMOS SRAM Macro with 576b Parallel Comparison and Parity Check Functions」
- 超高速SRAM回路技術 : 「A 1.8ns Access, 550MHz 4.5Mb CMOS SRAM」「Synonym Hit RAM: A 500MHz 1.5ns CMOS SRAM Macro with 576b Parallel Comparison and Parity Check Functions」
- 超高速SRAM用位相補償形センスアンプ活用化回路の検討
- 30ps-120k ゲート内蔵 0.9ns-1.15Mb ECL-CMOS SRAM
- ASICおよびMPU開発のTCAD/DA
- ASICおよびMPU開発のTCAD/DA
- 今後の高性能RISCプロセッサチップの技術動向 (<特別論説> 情報処理最前線)
- 消費電力最適化レイアウト技術の開発