C-12-19 0.5-2.8GHz動作の電源ノイズ感度を低減したCMOSプロセッサ用PLL
スポンサーリンク
概要
- 論文の詳細を見る
- 社団法人電子情報通信学会の論文
- 1999-08-16
著者
-
田中 広紀
日立製作所エンタープライズサーバ事業部
-
楠 貢
日立製作所 デバイス開発センタ
-
栗田 公三郎
日立製作所 デバイス開発センタ
-
丹場 展雄
日立製作所 デバイス開発センタ
-
川田 篤美
日立製作所 エンタープライズサーバ事業所
-
丹波 展雄
日立製作所デバイス開発センタ
-
松本 隆
日立製作所デバイス開発センタ
-
清水 照久
日立製作所デバイス開発センタ
-
山縣 良
日立製作所エンタープライズサーバ事業部
-
栗田 公三郎
日立製作所デバイス開発センタ
-
楠 貢
日立製作所デバイス開発センタ
関連論文
- 35.8GB/sの内部メモリバンド幅をもつ16MBキャッシュDRAM LSI
- ED2000-117 / SDM2000-99 / ICD2000-53 閾値切り替え技術を用いた450MHz64ビットRISCプロセッサ
- C-12-19 0.5-2.8GHz動作の電源ノイズ感度を低減したCMOSプロセッサ用PLL
- SOI基板を用いたメインフレーム用0.3μm ECL-CMOSプロセス技術
- アクセス時間1.5nsの60ps 11k論理ゲート付256kb BiCMOS SRAM
- A 750MHz 144Mb Cache DRAM LSI with Speed Scalable Design and Programmable at-speed Function-Array BIST(VSLI一般(ISSCC'03関連特集))
- ED2000-117 / SDM2000-99 / ICD2000-53 閾値切り替え技術を用いた450MHz64ビットRISCプロセッサ
- ED2000-117 / SDM2000-99 / ICD2000-53 閾値切り替え技術を用いた450MHz64ビットRISCプロセッサ
- SOI基板を用いたメインフレーム用0.3μm ECL-CMOSプロセス技術
- 100MHz,500Kゲート,3.3V動作0.5μmCMOSゲートアレイ
- キャッシュ/バッファ内フラグ方式による命令先取り分配方式
- RISCプロセッサ用, 高速, 大容量(14port, 160word×75bit)レジスタファイルの開発
- [招待論文] 擬似ベクトル機構を有する並列コンピュータ向けRISCプロセッサ
- 30a-B-3 N_2分子の光電子スペクトル
- A Bipolar-Based 0.5μm BiCMOS Technology on Bonded SOI for High-Speed LSIs (Special Section on High Speed and High Density Multi Functional LSI Memories)
- Noise Reduction Techniques for a 64kb ECL-CMOS SRAM with a 2ns Cycle Time (Special Issue on LSI Memories)
- Redundancy Technique for Ultra-High-Speed Static RAMs
- 超高速SRAM回路技術 : 「A 1.8ns Access, 550MHz 4.5Mb CMOS SRAM」「Synonym Hit RAM: A 500MHz 1.5ns CMOS SRAM Macro with 576b Parallel Comparison and Parity Check Functions」
- 超高速SRAM回路技術 : 「A 1.8ns Access, 550MHz 4.5Mb CMOS SRAM」「Synonym Hit RAM: A 500MHz 1.5ns CMOS SRAM Macro with 576b Parallel Comparison and Parity Check Functions」
- 30p-N-7 水素分子の光電子角度分布II
- 30p-N-6 水素分子の光電子角度分布I
- 5a-NU-9 水素分子の光電子スペクトル