35.8GB/sの内部メモリバンド幅をもつ16MBキャッシュDRAM LSI
スポンサーリンク
概要
- 論文の詳細を見る
高性能計算機向け16MBキャッシュDRAM LSI を開発した。560MHz動作時の内部メモリバンド幅は35.8GB/sに達し、DRAMアクセスレイテンシは9.0nsである。内部領域にI/O回路を配置するフロアプランによりクリティカルパスの最適化を行い、多ビットFFの採用によりチップ面積を低減した。高速動作時の同時切り替えノイズを低減するため、DRAMメモリセル容量を用いた面積効率の高いデカップリング容量を搭載し、電源ドロップを100mV以下に抑えた。本LSIを0.2μmDRAM混載プロセス技術により試作した。
- 社団法人電子情報通信学会の論文
- 2000-04-13
著者
-
田中 広紀
日立製作所エンタープライズサーバ事業部
-
山本 雅一
日立製作所 エンタープライズサーバ事業所
-
山口 邦彦
日立超lsiシステムズ
-
榊原 秀樹
日立製作所 デバイス開発センタ
-
中山 道明
日立製作所 デバイス開発センタ
-
楠 貢
日立製作所 デバイス開発センタ
-
栗田 公三郎
日立製作所 デバイス開発センタ
-
横山 勇治
日立製作所 デバイス開発センタ
-
宮岡 修一
日立製作所 デバイス開発センタ
-
小池 潤一
日立製作所 デバイス開発センタ
-
丹場 展雄
日立製作所 デバイス開発センタ
-
小林 徹
日立製作所 デバイス開発センタ
-
久米 正二
日立製作所 エンタープライズサーバ事業所
-
澤本 英雄
日立製作所 エンタープライズサーバ事業所
-
川田 篤美
日立製作所 エンタープライズサーバ事業所
-
高田 芳文
日立製作所 エンタープライズサーバ事業所
-
柳生 正義
日立製作所 中央研究所
-
土屋 洋一
日立超LSIシステムズ
-
吉田 浩
日立超LSIシステムズ
-
北村 暢明
日立超LSIシステムズ
-
柳生 正義
(株)日立製作所中央研究所
-
柳生 正義
株式会社日立製作所中央研究所
-
丹波 展雄
日立製作所デバイス開発センタ
-
中山 道明
日立製作所デバイス開発センタ
-
久米 正二
日立製作所エンタープライズサーバ事業部
-
榊原 秀樹
日立製作所デバイス開発センタ
-
高田 芳文
(株)日立製作所エンタープライズサーバ事業部
-
栗田 公三郎
日立製作所デバイス開発センタ
-
楠 貢
日立製作所デバイス開発センタ
-
澤本 英雄
株式会社日立製作所
関連論文
- 演算加速機構を持つオンチップメモリプロセッサの電力性能評価(ARC-3 : 性能評価およびモデリング,2007年並列/分散/協調処理に関する『旭川』サマー・ワークショップ(SWoPP旭川2007))
- 遅延観測方式によるチップ内電源ノイズの観測(EMC一般)
- 36. 一側肺全摘術により低酸素血症の改善を認めた肺癌の1治験例 : 第46回日本肺癌学会中部支部会
- 35.8GB/sの内部メモリバンド幅をもつ16MBキャッシュDRAM LSI
- オンチップノイズ観測回路によるLSI電源配線上のノイズ解析
- 600Mb/s同時双方向I/O回路を内蔵したCMOSゲートアレイ
- 高速シリアル伝送系向けFTNシミュレーション技術を用いた各要因の影響評価(コンピュータシステムの設計・検証及び一般,デザインガイア2007-VLSI設計の新しい大地を考える研究会)
- 周波数、時間、ノイズを考慮した高速シリアル伝送系向けFTNシミュレーション技術(コンピュータシステムの設計・検証及び一般,デザインガイア2007-VLSI設計の新しい大地を考える研究会)
- C-12-2 上下ペアストリップラインの差動モード伝達特性の関する検討
- ED2000-117 / SDM2000-99 / ICD2000-53 閾値切り替え技術を用いた450MHz64ビットRISCプロセッサ
- C-12-19 0.5-2.8GHz動作の電源ノイズ感度を低減したCMOSプロセッサ用PLL
- SOI基板を用いたメインフレーム用0.3μm ECL-CMOSプロセス技術
- アクセス時間1.5nsの60ps 11k論理ゲート付256kb BiCMOS SRAM
- オンチップメモリプロセッサでの演算加速機構の検討(プロセッサ・アーキテクチャ(2),「ハイパフォーマンスコンピューティングとアーキテクチャの評価」に関する北海道ワークショップ(HOKKE-2007))
- A 750MHz 144Mb Cache DRAM LSI with Speed Scalable Design and Programmable at-speed Function-Array BIST(VSLI一般(ISSCC'03関連特集))
- C-12-8 電磁界シミュレータを使った伝送路損失の解析
- LTCCを使用した受動素子内臓基板の開発
- 低損失基板を使用したギガビット伝送路
- LTCCを使用した受動素子内蔵基板の開発
- C-2-35 低温同時焼成セラミックスを用いた HMIC 向け平面回路の開発
- C-12-11 低誘電損失材の損失低減効果と損失要因の解析
- 低温同時焼成セラミックスを用いたHMIC向け平面回路の開発
- C-12-49 25Gbpsインタフェース回路 : 低オフセット入力回路方式(有線通信(2),C-12.集積回路,一般セッション)
- ED2000-117 / SDM2000-99 / ICD2000-53 閾値切り替え技術を用いた450MHz64ビットRISCプロセッサ
- ED2000-117 / SDM2000-99 / ICD2000-53 閾値切り替え技術を用いた450MHz64ビットRISCプロセッサ
- タイミング自動調整回路を用い構成展開可能な超高速SRAMマクロ
- タイミング自動調整回路を用い構成展開可能な超高速SRAMマクロ
- タイミング自動調整回路を用い構成展開可能な超高速SRAMマクロ
- SOI基板を用いたメインフレーム用0.3μm ECL-CMOSプロセス技術
- 100MHz,500Kゲート,3.3V動作0.5μmCMOSゲートアレイ
- オンチップメモリプロセッサでの演算加速機構の検討(プロセッサ・アーキテクチャ(2),「ハイパフォーマンスコンピューティングとアーキテクチャの評価」に関する北海道ワークショップ(HOKKE-2007))
- C-12-2 バックプレーンSerDes向け伝送技術の開発(2) : ループ展開型DFE受信器におけるクロック再生(C-12. 集積回路B(SerDes技術),一般セッション)
- 低損失基板を使用したギガビット伝送路
- C-12-6 バックプレーンSerDes向け伝送技術の開発(6) : FTNビヘイビアシミュレーション技術の構築(C-12. 集積回路B(SerDes技術),一般セッション)
- システムクロックに同期した110GB/s同時双方向インターフェース
- システムクロックに同期した110GB/s同時双方向インターフェース
- システムクロックに同期した110GB/s同時双方向インターフェース
- C-12-5 バックプレーン伝送向けSerDes技術の開発(5) : オンチップ長距離伝送回路(C-12. 集積回路B(SerDes技術),一般セッション)
- C-12-4 バックプレーンSerDes向け伝送技術の開発(4) : 低電力レベル変換回路方式(C-12. 集積回路B(SerDes技術),一般セッション)
- C-12-3 バックプレーンSerDes向け伝送技術の開発(3) : CDR回路用ピーキングラッチの提案(C-12. 集積回路B(SerDes技術),一般セッション)
- C-12-1 バックプレーン伝送向けSerDes技術の開発(1) : 8Gbps、-36dB SerDes伝送概要(C-12. 集積回路B(SerDes技術),一般セッション)
- 演算加速機構を持つオンチップメモリプロセッサの検討と電力性能評価
- オンチップノイズ観測回路によるLSI電源配線上のノイズ解析
- 階層化手法を前提とするLSI間ディレイ計算精度向上の一考察
- マシンサイクル予測システム
- C-2-81 ガラスクロスを含む基板における差動伝送特性の解析(C-2.マイクロ波B(マイクロ波・ミリ波受動デバイス),一般講演)
- 基板誘電体構造が差動伝送特性に及ぼす影響の解析
- サーバ・ルータ向け10Gbps伝送プロトタイプ(LSIシステムの実装・モジュール化・インタフェース技術, テスト実装, 一般)
- サーバ・ルータ向け10Gbps伝送プロトタイプ(LSIシステムの実装・モジュール化・インタフェース技術, テスト実装, 一般)
- 損失要困の解析と導体表面粗さの効果検討
- [招待論文] 擬似ベクトル機構を有する並列コンピュータ向けRISCプロセッサ
- SRAM回路における配線容量のセルレベル3次元一括解析
- SRAM回路における配線容量のセルレベル3次元一括解析
- 30a-B-3 N_2分子の光電子スペクトル
- A Bipolar-Based 0.5μm BiCMOS Technology on Bonded SOI for High-Speed LSIs (Special Section on High Speed and High Density Multi Functional LSI Memories)
- Noise Reduction Techniques for a 64kb ECL-CMOS SRAM with a 2ns Cycle Time (Special Issue on LSI Memories)
- Redundancy Technique for Ultra-High-Speed Static RAMs
- SCL回路を用いたメモリ用デコーダ回路の検討
- 超高速SRAM回路技術 : 「A 1.8ns Access, 550MHz 4.5Mb CMOS SRAM」「Synonym Hit RAM: A 500MHz 1.5ns CMOS SRAM Macro with 576b Parallel Comparison and Parity Check Functions」
- 超高速SRAM回路技術 : 「A 1.8ns Access, 550MHz 4.5Mb CMOS SRAM」「Synonym Hit RAM: A 500MHz 1.5ns CMOS SRAM Macro with 576b Parallel Comparison and Parity Check Functions」
- 超高速SRAM用ワード線放電回路の提案
- 超高速ECL-CMOS SRAMのビット線負荷の配置に関する検討
- ダミーメモリセルを用いた超高速SRAM用書き込みパルス発生回路
- 大規模ニューラルネットワーク向けハードウェア方式
- 30p-N-7 水素分子の光電子角度分布II
- 30p-N-6 水素分子の光電子角度分布I
- 5a-NU-9 水素分子の光電子スペクトル
- 多ピンBGAの熱特性及びその実装性
- C-12-17 10Gbps Serdes向けイコライザ回路の検討(C-12. 集積回路C(アナログ), エレクトロニクス2)
- SRAMメモリセルの面積縮小とα線耐性の関係に関する検討
- 超高速SRAM用位相補償形センスアンプ活用化回路の検討
- ECL-CMOS SRAM用書き込み回路の検討
- 30ps-120k ゲート内蔵 0.9ns-1.15Mb ECL-CMOS SRAM
- 超高速電気伝送を実現する回路実装技術(デザインガイア2012-VLSI設計の新しい大地)
- 超高速電気伝送を実現する回路実装技術(デザインガイア2012-VLSI設計の新しい大地)