[招待論文] 擬似ベクトル機構を有する並列コンピュータ向けRISCプロセッサ

スポンサーリンク

概要

• 論文の詳細を見る

• 大規模科学技術計算で高性能を実現するための擬似ベクトル機構を持つ、並列コンピュータ向けのRISCプロセッサを開発した。擬似ベクトル機構は、スライドウィンドウ方式の浮動小数点レジスタとデータプリロード命令を用い、主記憶アクセスレイテンシを隠蔽することができる。新たに追加したプリロード命令は、8Bのデータを主記憶から浮動小数点レジスタヘ直接転送する。プロセッサは2.5V、0.3μm,、4層メタル配線のCMOSテクノロジで製作されており、ダイサイズは15.7mm×15.7mm、トランジスタ数は4.5M個である。動作周波数はworstシリコンプロセスで150MHzであり、その時の消費電力は13Wである。またピーク性能は150MHzで300MFLOPSを達成する。

• 社団法人電子情報通信学会の論文
• 1995-10-20

著者

• 澤本 英雄

  日立製作所 エンタープライズサーバ事業所

• 清水 照久

  日立製作所デバイス開発センタ

• 山縣 良

  日立製作所エンタープライズサーバ事業部

• 釜田 栄樹

  日立製作所エンタープライズサーバ事業部

• 釜田 栄樹

  日立製作所

• 堀田 多加志

  (株)日立製作所 日立研究所

• 堀田 多加志

  日立製作所

• 掘田 多加志

  日立製作所 日立研究所

• 中野 哲夫

  日立製作所デバイス開発センタ

• 澤本 英雄

  (株)日立製作所

• 沢本 英雄

  (株)日立製作所汎用コンピュータ事業部

• 松原 健二

  日立製作所

• 斎藤 拡二

  日立製作所

• 橋本 眞宏

  日立コンピュータエンジニアリング

• 熊谷 多加史

  日立製作所

• 柏山 正守

  日立製作所

• 磯部 敏子

  日立コンピュータエンジニアリング

• 中澤 喜三部

  筑波大学

• 中野 哲夫

  日立製作所

• 柏山 正守

  (株)日立製作所

関連論文

• 演算加速機構を持つオンチップメモリプロセッサの電力性能評価(ARC-3 : 性能評価およびモデリング,2007年並列/分散/協調処理に関する『旭川』サマー・ワークショップ(SWoPP旭川2007))
• 35.8GB/sの内部メモリバンド幅をもつ16MBキャッシュDRAM LSI
• ED2000-117 / SDM2000-99 / ICD2000-53 閾値切り替え技術を用いた450MHz64ビットRISCプロセッサ
• C-12-19 0.5-2.8GHz動作の電源ノイズ感度を低減したCMOSプロセッサ用PLL
• オンチップメモリプロセッサでの演算加速機構の検討(プロセッサ・アーキテクチャ(2),「ハイパフォーマンスコンピューティングとアーキテクチャの評価」に関する北海道ワークショップ(HOKKE-2007))
• A 750MHz 144Mb Cache DRAM LSI with Speed Scalable Design and Programmable at-speed Function-Array BIST(VSLI一般(ISSCC'03関連特集))
• テレマティクス向け個人認証基盤の提案(ITS画像処理,映像メディア及び一般)
• テレマティクス向け個人認証基盤の提案(ITS画像処理,映像メディア及び一般)
• ED2000-117 / SDM2000-99 / ICD2000-53 閾値切り替え技術を用いた450MHz64ビットRISCプロセッサ
• ED2000-117 / SDM2000-99 / ICD2000-53 閾値切り替え技術を用いた450MHz64ビットRISCプロセッサ
• ユビキタス情報社会を支えるディペンダブル組み込みコントローラシステム
• オンチップメモリプロセッサでの演算加速機構の検討(プロセッサ・アーキテクチャ(2),「ハイパフォーマンスコンピューティングとアーキテクチャの評価」に関する北海道ワークショップ(HOKKE-2007))
• 電力用自励式変換器向け三重化制御装置の開発とその評価
• 主メモリ一体型転写機能を内蔵した高信頼コントローラ用システム制御LSI
• 主メモリー体型転写機能を内蔵した高信頼コントローラ用システム制御LSI
• 主メモリー体型転写機能を内蔵した高信頼コントローラ用システム制御LSI
• 主メモリー体型転写機能を内蔵した高信頼コントローラ用システム制御LSI
• キャッシュ/バッファ内フラグ方式による命令先取り分配方式
• パネル討論 : システムオンシリコン時代に向けてどんなCADを作るべきか?
• パネル討論 : システムオンシリコン時代に向けてどんなCADを作るべきか?
• クロック及び論理回路の最適化設計手法に関する一検討
• 3.3V BiCMOSによる2.8MトランジスタのRISCプロセッサ
• スーパスカラRISCプロセッサ内蔵浮動小数点演算ユニットの論理方式
• RISCプロセッサ用, 高速, 大容量(14port, 160word×75bit)レジスタファイルの開発
• 低電力プロセッサアーキテクチャの現状と諸課題
• 並列計算機SR2201の方式と評価
• 5. RISC超並列スーパーコンピュータのデータバス技術 ( 高速プロセッシングデータ技術)
• [招待論文] 擬似ベクトル機構を有する並列コンピュータ向けRISCプロセッサ
• 超高速SRAM回路技術 : 「A 1.8ns Access, 550MHz 4.5Mb CMOS SRAM」「Synonym Hit RAM: A 500MHz 1.5ns CMOS SRAM Macro with 576b Parallel Comparison and Parity Check Functions」
• 超高速SRAM回路技術 : 「A 1.8ns Access, 550MHz 4.5Mb CMOS SRAM」「Synonym Hit RAM: A 500MHz 1.5ns CMOS SRAM Macro with 576b Parallel Comparison and Parity Check Functions」
• RISCプロセッサとキャッシュ
• 特集「高速プロセッシングデータバス技術」の編集にあたって ( 高速プロセッシングデータバス技術)

もっと見る 閉じる

スポンサーリンク