A 750MHz 144Mb Cache DRAM LSI with Speed Scalable Design and Programmable at-speed Function-Array BIST(VSLI一般(ISSCC'03関連特集))

スポンサーリンク

概要

• 論文の詳細を見る

• 動作周波数750MHz、容量144MbのキャッシュDRM LSIを開発した。SRAMへの新規センス方式の適用、及びDRAMの読出しI/O線のタイミング設計により、LSIのう高速化を行った。また、プログラマブルテストエンジンの搭載により、LSI全体機能テストとアレイテストを統合した自己診断を実現した。

• 社団法人電子情報通信学会の論文
• 2003-05-21

著者

• 宮本 和久

  日立製作所エンタープライズサーバ事業部

• 榊原 秀樹

  日立製作所 デバイス開発センタ

• 中山 道明

  日立製作所 デバイス開発センタ

• 楠 貢

  日立製作所 デバイス開発センタ

• 栗田 公三郎

  日立製作所 デバイス開発センタ

• 久米 正二

  日立製作所 エンタープライズサーバ事業所

• 日下田 恵一

  日立製作所デバイス開発センタ

• 林 秀樹

  日立超LSIエンジニアリング

• 中山 道明

  日立製作所デバイス開発センタ

• 長谷川 雅俊

  日立製作所デバイス開発センタ

• 久米 正二

  日立製作所エンタープライズサーバ事業部

• 大鳥 浩

  日立製作所デバイス開発センタ

• 岩橋 誠之

  日立製作所デバイス開発センタ

• 花島 利行

  日立超LSIシステムズ

• 口町 和治

  日立製作所エンタープライズサーバ事業部

• 上原 克利

  日立製作所エンタープライズサーバ事業部

• 西山 隆

  日立製作所エンタープライズサーバ事業部

• 釜田 栄樹

  日立製作所エンタープライズサーバ事業部

• 榊原 秀樹

  日立製作所デバイス開発センタ

• 釜田 栄樹

  日立製作所

• 栗田 公三郎

  日立製作所デバイス開発センタ

• 楠 貢

  日立製作所デバイス開発センタ

• 林 秀樹

  日立超lsiシステムズ

関連論文

• 35.8GB/sの内部メモリバンド幅をもつ16MBキャッシュDRAM LSI
• ED2000-117 / SDM2000-99 / ICD2000-53 閾値切り替え技術を用いた450MHz64ビットRISCプロセッサ
• C-12-19 0.5-2.8GHz動作の電源ノイズ感度を低減したCMOSプロセッサ用PLL
• アクセス時間1.5nsの60ps 11k論理ゲート付256kb BiCMOS SRAM
• リーク電流低域による256Mb-DRAMの低消費電力化
• A 750MHz 144Mb Cache DRAM LSI with Speed Scalable Design and Programmable at-speed Function-Array BIST(VSLI一般(ISSCC'03関連特集))
• 極低しきい値MOSを使用した高性能マイクロプロセッサの設計手法
• 極低しきい値MOSを使用した高性能マイクロプロセッサの設計手法
• ED2000-117 / SDM2000-99 / ICD2000-53 閾値切り替え技術を用いた450MHz64ビットRISCプロセッサ
• ED2000-117 / SDM2000-99 / ICD2000-53 閾値切り替え技術を用いた450MHz64ビットRISCプロセッサ
• タイミング自動調整回路を用い構成展開可能な超高速SRAMマクロ
• タイミング自動調整回路を用い構成展開可能な超高速SRAMマクロ
• タイミング自動調整回路を用い構成展開可能な超高速SRAMマクロ
• 100MHz,500Kゲート,3.3V動作0.5μmCMOSゲートアレイ
• 高速ロックインを特徴とする逐次比較型ディジタルDLL
• [招待論文] 擬似ベクトル機構を有する並列コンピュータ向けRISCプロセッサ
• SCL回路を用いたメモリ用デコーダ回路の検討
• 超高速SRAM回路技術 : 「A 1.8ns Access, 550MHz 4.5Mb CMOS SRAM」「Synonym Hit RAM: A 500MHz 1.5ns CMOS SRAM Macro with 576b Parallel Comparison and Parity Check Functions」
• 超高速SRAM回路技術 : 「A 1.8ns Access, 550MHz 4.5Mb CMOS SRAM」「Synonym Hit RAM: A 500MHz 1.5ns CMOS SRAM Macro with 576b Parallel Comparison and Parity Check Functions」
• 超高速SRAM用位相補償形センスアンプ活用化回路の検討
• 30ps-120k ゲート内蔵 0.9ns-1.15Mb ECL-CMOS SRAM
• SRAM用高速ダイナミック形マルチプレクサ
• 今後の高性能RISCプロセッサチップの技術動向 (<特別論説> 情報処理最前線)

もっと見る 閉じる

スポンサーリンク