SRAM用高速ダイナミック形マルチプレクサ

スポンサーリンク

概要

• 論文の詳細を見る
• 社団法人電子情報通信学会の論文
• 1998-09-07

著者

• 南部 博昭

  日立中央研究所

• 南部 博昭

  日立製作所中央研究所

• 岩橋 誠之

  日立製作所デバイス開発センタ

• 安藤 一昌

  日立製作所デバイス開発センタ

• 金谷 一男

  日立中央研究所

• 山崎 枢

  日立中央研究所

• 楠 武志

  日立デバイスエンジニアリング

• 金谷 一男

  日立製作所中央研究所

• 山崎 枢

  日立製作所中央研究所

• 安藤 一昌

  日立デバイス開発センタ

• 岩橋 誠之

  日立デバイス開発センタ

関連論文

• ラッチ型ゲートによる計算機演算回路のパイプライン・ピッチの短縮化の検討
• アクセス時間1.5nsの60ps 11k論理ゲート付256kb BiCMOS SRAM
• A 750MHz 144Mb Cache DRAM LSI with Speed Scalable Design and Programmable at-speed Function-Array BIST(VSLI一般(ISSCC'03関連特集))
• タイミング自動調整回路を用い構成展開可能な超高速SRAMマクロ
• タイミング自動調整回路を用い構成展開可能な超高速SRAMマクロ
• タイミング自動調整回路を用い構成展開可能な超高速SRAMマクロ
• SCL回路を用いたメモリ用デコーダ回路の検討
• 超高速SRAM回路技術 : 「A 1.8ns Access, 550MHz 4.5Mb CMOS SRAM」「Synonym Hit RAM: A 500MHz 1.5ns CMOS SRAM Macro with 576b Parallel Comparison and Parity Check Functions」
• 超高速SRAM回路技術 : 「A 1.8ns Access, 550MHz 4.5Mb CMOS SRAM」「Synonym Hit RAM: A 500MHz 1.5ns CMOS SRAM Macro with 576b Parallel Comparison and Parity Check Functions」
• 超高速SRAM用ワード線放電回路の提案
• 超高速ECL-CMOS SRAMのビット線負荷の配置に関する検討
• 低電圧用途向けベースブースト方式BiCMOS回路
• ダミーメモリセルを用いた超高速SRAM用書き込みパルス発生回路
• トランスインピーダンス形回路を用いた超高速SRAM用センス回路の提案
• エミッタフォロワ回路における配線寄生素子の高周波特性への影響
• 超高速SRAM用位相補償形センスアンプ活用化回路の検討
• ECL-CMOS SRAM用書き込み回路の検討
• 30ps-120k ゲート内蔵 0.9ns-1.15Mb ECL-CMOS SRAM
• SRAM用高速ダイナミック形マルチプレクサ

もっと見る 閉じる

スポンサーリンク