南部 博昭 | 日立製作所中央研究所

スポンサーリンク

概要

• 南部 博昭の詳細を見る
• 同名の論文著者
• 日立製作所中央研究所の論文著者

関連著者

• 南部 博昭

  日立製作所中央研究所

• 山口 邦彦

  日立超lsiシステムズ

• 楠 武志

  日立デバイスエンジニアリング

• 金谷 一男

  日立製作所中央研究所

• 山崎 枢

  日立製作所中央研究所

• 南部 博昭

  日立中央研究所

• 日下田 恵一

  日立製作所デバイス開発センタ

• 金谷 一男

  日立中央研究所

• 本間 紀之

  法政大学

• 南部 博昭

  日立製作所

• 大畠 賢一

  日立デバイス

• 大畠 賢一

  (株)ルネサス北日本セミコンダクタ

• 藤村 康弘

  日立製作所デバイス開発センタ

• 山崎 枢

  日立中央研究所

• 安藤 一昌

  日立製作所デバイス開発センタ

• 山口 邦彦

  日立デバイス開発センタ

• 宮本 和久

  日立製作所エンタープライズサーバ事業部

• 中山 道明

  日立製作所 デバイス開発センタ

• 森 和孝

  日立製作所デバイス開発センタ

• 中山 道明

  日立製作所デバイス開発センタ

• 宇佐美 正己

  日立製作所デバイス開発センタ

• 森 和孝

  (株)日立製作所デバイス開発センタ

• 山縣 良

  日立製作所エンタープライズサーバ事業部

• 大林 正幸

  日立製作所デバイス開発センタ

• 山口 邦彦

  日立製作所デバイス開発センタ

• 日下田 恵一

  日立デバイス開発センタ

• 鈴木 武史

  日立製作所デバイス開発センタ

• 南部 博昭

  (株)日立製作所中央研究所

• 大林 正幸

  日立製作所 デバイス開発センタ

• 安藤 一昌

  日立デバイス開発センタ

• 平本 俊郎

  東大

• 平本 俊郎

  東大生研

• 丹場 展雄

  日立製作所 デバイス開発センタ

• 池田 隆英

  (株)日立製作所デバイス開発センタ

• 丹波 展雄

  日立製作所デバイス開発センタ

• 丹場 展雄

  筑波大・物理

• 渡辺 邦彦

  日立製作所 デバイス開発センタ

• 池田 隆英

  日立製作所 デバイス開発センタ

• 秋元 一泰

  日立製作所デバイス開発センタ

• 平本 俊郎

  日立製作所デバイス開発センタ

• 国分 尚徳

  日立製作所デバイス開発センタ

• 吉田 誠

  日立製作所デバイス開発センタ

• 藤原 剛

  日立製作所デバイス開発センタ

• 林 秀樹

  日立超LSIエンジニアリング

• 吉田 誠

  林病院外科

• 増田 徹

  (株)日立製作所中央研究所

• 鷲尾 勝由

  (株)日立製作所中央研究所ulsi研究部

• 林 秀樹

  林病院外科

• 岩橋 誠之

  日立製作所デバイス開発センタ

• 増田 徹

  日立中央研究所

• 渡辺 邦彦

  日立製作所デバイス開発センタ

• 荒川 文彦

  (株)日立デバイスエンジニアリング

• 荒川 文彦

  日立デバイスエンジニアリング株式会社武蔵野事業所

• 荒川 文彦

  日立デバイス

• 岩本 恵津子

  日立デバイス開発センタ

• 金谷 一男

  (株)日立製作所中央研究所

• 山崎 枢

  (株)日立製作所中央研究所

• 藤村 康弘

  日立デバイス開発センタ

• 宇佐美 正巳

  日立製作所 デバイス開発センタ

• 岩橋 誠之

  日立デバイス開発センタ

• 鷲尾 勝由

  日立デバイスエンジニアリング(株)

もっと見る 閉じる

著作論文

• アクセス時間1.5nsの60ps 11k論理ゲート付256kb BiCMOS SRAM
• タイミング自動調整回路を用い構成展開可能な超高速SRAMマクロ
• タイミング自動調整回路を用い構成展開可能な超高速SRAMマクロ
• タイミング自動調整回路を用い構成展開可能な超高速SRAMマクロ
• SCL回路を用いたメモリ用デコーダ回路の検討
• 超高速SRAM回路技術 : 「A 1.8ns Access, 550MHz 4.5Mb CMOS SRAM」「Synonym Hit RAM: A 500MHz 1.5ns CMOS SRAM Macro with 576b Parallel Comparison and Parity Check Functions」
• 超高速SRAM回路技術 : 「A 1.8ns Access, 550MHz 4.5Mb CMOS SRAM」「Synonym Hit RAM: A 500MHz 1.5ns CMOS SRAM Macro with 576b Parallel Comparison and Parity Check Functions」
• 超高速SRAM用ワード線放電回路の提案
• 超高速ECL-CMOS SRAMのビット線負荷の配置に関する検討
• 低電圧用途向けベースブースト方式BiCMOS回路
• ダミーメモリセルを用いた超高速SRAM用書き込みパルス発生回路
• トランスインピーダンス形回路を用いた超高速SRAM用センス回路の提案
• エミッタフォロワ回路における配線寄生素子の高周波特性への影響
• 超高速SRAM用位相補償形センスアンプ活用化回路の検討
• ECL-CMOS SRAM用書き込み回路の検討
• 30ps-120k ゲート内蔵 0.9ns-1.15Mb ECL-CMOS SRAM
• SRAM用高速ダイナミック形マルチプレクサ

もっと見る 閉じる

スポンサーリンク