山口 邦彦 | 日立超lsiシステムズ
スポンサーリンク
概要
関連著者
-
山口 邦彦
日立超lsiシステムズ
-
南部 博昭
日立製作所中央研究所
-
日下田 恵一
日立製作所デバイス開発センタ
-
楠 武志
日立デバイスエンジニアリング
-
金谷 一男
日立製作所中央研究所
-
山崎 枢
日立製作所中央研究所
-
南部 博昭
日立製作所
-
本間 紀之
法政大学
-
南部 博昭
日立中央研究所
-
藤村 康弘
日立製作所デバイス開発センタ
-
金谷 一男
日立中央研究所
-
山崎 枢
日立中央研究所
-
中山 道明
日立製作所 デバイス開発センタ
-
中山 道明
日立製作所デバイス開発センタ
-
安藤 一昌
日立製作所デバイス開発センタ
-
山口 邦彦
日立デバイス開発センタ
-
宮本 和久
日立製作所エンタープライズサーバ事業部
-
森 和孝
日立製作所デバイス開発センタ
-
大畠 賢一
日立デバイス
-
大畠 賢一
(株)ルネサス北日本セミコンダクタ
-
宇佐美 正己
日立製作所デバイス開発センタ
-
森 和孝
(株)日立製作所デバイス開発センタ
-
丹場 展雄
日立製作所 デバイス開発センタ
-
丹波 展雄
日立製作所デバイス開発センタ
-
山縣 良
日立製作所エンタープライズサーバ事業部
-
大林 正幸
日立製作所デバイス開発センタ
-
山口 邦彦
日立製作所デバイス開発センタ
-
日下田 恵一
日立デバイス開発センタ
-
鈴木 武史
日立製作所デバイス開発センタ
-
大林 正幸
日立製作所 デバイス開発センタ
-
平本 俊郎
東大
-
平本 俊郎
東大生研
-
田中 広紀
日立製作所エンタープライズサーバ事業部
-
山本 雅一
日立製作所 エンタープライズサーバ事業所
-
榊原 秀樹
日立製作所 デバイス開発センタ
-
楠 貢
日立製作所 デバイス開発センタ
-
栗田 公三郎
日立製作所 デバイス開発センタ
-
横山 勇治
日立製作所 デバイス開発センタ
-
宮岡 修一
日立製作所 デバイス開発センタ
-
小池 潤一
日立製作所 デバイス開発センタ
-
小林 徹
日立製作所 デバイス開発センタ
-
久米 正二
日立製作所 エンタープライズサーバ事業所
-
澤本 英雄
日立製作所 エンタープライズサーバ事業所
-
川田 篤美
日立製作所 エンタープライズサーバ事業所
-
高田 芳文
日立製作所 エンタープライズサーバ事業所
-
柳生 正義
日立製作所 中央研究所
-
土屋 洋一
日立超LSIシステムズ
-
吉田 浩
日立超LSIシステムズ
-
北村 暢明
日立超LSIシステムズ
-
柳生 正義
(株)日立製作所中央研究所
-
池田 隆英
(株)日立製作所デバイス開発センタ
-
柳生 正義
株式会社日立製作所中央研究所
-
丹場 展雄
筑波大・物理
-
渡辺 邦彦
日立製作所 デバイス開発センタ
-
池田 隆英
日立製作所 デバイス開発センタ
-
秋元 一泰
日立製作所デバイス開発センタ
-
平本 俊郎
日立製作所デバイス開発センタ
-
国分 尚徳
日立製作所デバイス開発センタ
-
吉田 誠
日立製作所デバイス開発センタ
-
藤原 剛
日立製作所デバイス開発センタ
-
林 秀樹
日立超LSIエンジニアリング
-
吉田 誠
林病院外科
-
林 秀樹
林病院外科
-
久米 正二
日立製作所エンタープライズサーバ事業部
-
渡辺 邦彦
日立製作所デバイス開発センタ
-
榊原 秀樹
日立製作所デバイス開発センタ
-
高田 芳文
(株)日立製作所エンタープライズサーバ事業部
-
栗田 公三郎
日立製作所デバイス開発センタ
-
楠 貢
日立製作所デバイス開発センタ
-
澤本 英雄
株式会社日立製作所
-
岩本 恵津子
日立デバイス開発センタ
-
安藤 一昌
日立デバイス開発センタ
-
藤村 康弘
日立デバイス開発センタ
-
宇佐美 正巳
日立製作所 デバイス開発センタ
著作論文
- 35.8GB/sの内部メモリバンド幅をもつ16MBキャッシュDRAM LSI
- アクセス時間1.5nsの60ps 11k論理ゲート付256kb BiCMOS SRAM
- タイミング自動調整回路を用い構成展開可能な超高速SRAMマクロ
- タイミング自動調整回路を用い構成展開可能な超高速SRAMマクロ
- タイミング自動調整回路を用い構成展開可能な超高速SRAMマクロ
- SCL回路を用いたメモリ用デコーダ回路の検討
- 超高速SRAM回路技術 : 「A 1.8ns Access, 550MHz 4.5Mb CMOS SRAM」「Synonym Hit RAM: A 500MHz 1.5ns CMOS SRAM Macro with 576b Parallel Comparison and Parity Check Functions」
- 超高速SRAM回路技術 : 「A 1.8ns Access, 550MHz 4.5Mb CMOS SRAM」「Synonym Hit RAM: A 500MHz 1.5ns CMOS SRAM Macro with 576b Parallel Comparison and Parity Check Functions」
- 超高速SRAM用ワード線放電回路の提案
- 超高速ECL-CMOS SRAMのビット線負荷の配置に関する検討
- ダミーメモリセルを用いた超高速SRAM用書き込みパルス発生回路
- SRAMメモリセルの面積縮小とα線耐性の関係に関する検討
- 超高速SRAM用位相補償形センスアンプ活用化回路の検討
- ECL-CMOS SRAM用書き込み回路の検討
- 30ps-120k ゲート内蔵 0.9ns-1.15Mb ECL-CMOS SRAM