タイミング自動調整回路を用い構成展開可能な超高速SRAMマクロ
スポンサーリンク
概要
- 論文の詳細を見る
超高速SRAMマクロのフレキシブルなビット構成展開方式として、高分解能(10ps)・広レンジ(600ps)の可変遅延回路とセンスアンプ活性化タイミング自動調整回路を適用した構成展開技術を提案する。また、低しきい値のMOSトランジスタを適用して一層の高速化を図っており、その副作用としてサブスレッショルド電流が増大するため、Iddqテスト時のサブスレッショルド電流低減対策として基板バイアス制御回路を提案する。さらに、本技術と0.25-umCMOSプロセスを適用して1ポートRAMマクロ(4.5-162kb)を試作し、クロックアクセスタイム0.9ns-1.2ns、動作周波数700MHzを達成した。
- 社団法人電子情報通信学会の論文
- 1998-10-16
著者
-
宮本 和久
日立製作所エンタープライズサーバ事業部
-
山口 邦彦
日立超lsiシステムズ
-
中山 道明
日立製作所 デバイス開発センタ
-
日下田 恵一
日立製作所デバイス開発センタ
-
森 和孝
日立製作所デバイス開発センタ
-
南部 博昭
日立製作所中央研究所
-
中山 道明
日立製作所デバイス開発センタ
-
安藤 一昌
日立製作所デバイス開発センタ
-
藤村 康弘
日立製作所デバイス開発センタ
-
森 和孝
(株)日立製作所デバイス開発センタ
-
南部 博昭
日立製作所
関連論文
- 35.8GB/sの内部メモリバンド幅をもつ16MBキャッシュDRAM LSI
- ED2000-117 / SDM2000-99 / ICD2000-53 閾値切り替え技術を用いた450MHz64ビットRISCプロセッサ
- アクセス時間1.5nsの60ps 11k論理ゲート付256kb BiCMOS SRAM
- A 750MHz 144Mb Cache DRAM LSI with Speed Scalable Design and Programmable at-speed Function-Array BIST(VSLI一般(ISSCC'03関連特集))
- 極低しきい値MOSを使用した高性能マイクロプロセッサの設計手法
- 極低しきい値MOSを使用した高性能マイクロプロセッサの設計手法
- ED2000-117 / SDM2000-99 / ICD2000-53 閾値切り替え技術を用いた450MHz64ビットRISCプロセッサ
- ED2000-117 / SDM2000-99 / ICD2000-53 閾値切り替え技術を用いた450MHz64ビットRISCプロセッサ
- タイミング自動調整回路を用い構成展開可能な超高速SRAMマクロ
- タイミング自動調整回路を用い構成展開可能な超高速SRAMマクロ
- タイミング自動調整回路を用い構成展開可能な超高速SRAMマクロ
- TCADを用いた統計的手法による0.12μmCMOSデバイスの統計
- TCADを用いた統計的手法による0.12μmCMOSデバイスの設計
- SCL回路を用いたメモリ用デコーダ回路の検討
- 超高速SRAM回路技術 : 「A 1.8ns Access, 550MHz 4.5Mb CMOS SRAM」「Synonym Hit RAM: A 500MHz 1.5ns CMOS SRAM Macro with 576b Parallel Comparison and Parity Check Functions」
- 超高速SRAM回路技術 : 「A 1.8ns Access, 550MHz 4.5Mb CMOS SRAM」「Synonym Hit RAM: A 500MHz 1.5ns CMOS SRAM Macro with 576b Parallel Comparison and Parity Check Functions」
- 超高速SRAM用ワード線放電回路の提案
- 超高速ECL-CMOS SRAMのビット線負荷の配置に関する検討
- 低電圧用途向けベースブースト方式BiCMOS回路
- ダミーメモリセルを用いた超高速SRAM用書き込みパルス発生回路
- トランスインピーダンス形回路を用いた超高速SRAM用センス回路の提案
- エミッタフォロワ回路における配線寄生素子の高周波特性への影響
- SRAMメモリセルの面積縮小とα線耐性の関係に関する検討
- 超高速SRAM用位相補償形センスアンプ活用化回路の検討
- ECL-CMOS SRAM用書き込み回路の検討
- 30ps-120k ゲート内蔵 0.9ns-1.15Mb ECL-CMOS SRAM
- SRAM用高速ダイナミック形マルチプレクサ
- ASICおよびMPU開発のTCAD/DA
- ASICおよびMPU開発のTCAD/DA
- 今後の高性能RISCプロセッサチップの技術動向 (<特別論説> 情報処理最前線)
- 世界最高速のアクセス時間を実現する新型SRAMの試作に成功