TCADを用いた統計的手法による0.12μmCMOSデバイスの統計

スポンサーリンク

概要

• 論文の詳細を見る

• 近年、LSIの高性能化・大規模化にともない、LSIの信頼性を確保するために不可欠であるIddqテスト仕様が大きな課題となっている。このIddqテストを可能とし、LSI目標性能を達成するためのデバイス最適化設計が必要である。本論文では、Iddqテストを可能とするためIoffワースト規格(4e-10A/um)を設定し、TCADとRSF(レスポンス・サーフィス関数法)を用いてIoffワーストを一定とした異なるVth-Lg特性をもつデバイスを設計し従来デバイス設計手法と性能比較を行った。LSI動作周波数のバラツキ解析よりVth-Lg特性のroll offが大きいデバイスが最適であることを明確化した。

• 社団法人電子情報通信学会の論文
• 2000-09-15

著者

• 和田 真一郎

  (株)日立製作所 マイクロデバイス事業部

• 森 和孝

  日立製作所デバイス開発センタ

• 和田 慎一郎

  日立製作所 デバイス開発センタ

• 佐藤 久子

  日立製作所デバイス開発センタ

• 福田 智之

  日立製作所デバイス開発センタ

• 本澤 純

  日立製作所デバイス開発センタ

• 和田 真一郎

  日立製作所デバイス開発センタ

• 国友 久彰

  日立超LSIシステムズ

• 和田 真一郎

  日立製作所

関連論文

• ED2000-117 / SDM2000-99 / ICD2000-53 閾値切り替え技術を用いた450MHz64ビットRISCプロセッサ
• SOI基板を用いたメインフレーム用0.3μm ECL-CMOSプロセス技術
• ED2000-117 / SDM2000-99 / ICD2000-53 閾値切り替え技術を用いた450MHz64ビットRISCプロセッサ
• ED2000-117 / SDM2000-99 / ICD2000-53 閾値切り替え技術を用いた450MHz64ビットRISCプロセッサ
• タイミング自動調整回路を用い構成展開可能な超高速SRAMマクロ
• タイミング自動調整回路を用い構成展開可能な超高速SRAMマクロ
• タイミング自動調整回路を用い構成展開可能な超高速SRAMマクロ
• VLSI配線容量のシミュレーションと評価
• SOI基板を用いたメインフレーム用0.3μm ECL-CMOSプロセス技術
• 高性能SiGe HBT/0.13μm CMOS混載化デバイス技術と40Gb/s光通信用LSIへの応用
• 高精度多結晶シリコン抵抗設計式の検討
• 超高速200-GHz SiGe:C HBT技術
• C-12-34 短距離車載レーダ向け24GHz SiGe HBT低雑音増幅器の試作(C-12.集積回路C(アナログ),一般講演)
• 高性能 SiGe HBT/BiCMOS デバイス技術
• TCADを用いた統計的手法による0.12μmCMOSデバイスの統計
• TCADを用いた統計的手法による0.12μmCMOSデバイスの設計
• Cu配線を用いた超高速SRAM向け0.2μm BiCMOSプロセス技術
• Cu配線を用いた超高速SRAM向け0.2μm BiCMOSプロセス技術
• Cu配線を用いた超高速SRAM向け0.2μm BiCMOSプロセス技術
• DCCPW線路を用いた光・マイクロ波受信モジュール
• プロセス/デバイスシミュレータによる高速バイポーラトランジスタの性能予測
• 多層ピッチ配線特性のモデル化と実験比較
• 実験計画法を用いたMOSFETモビリティモデル最適化手法の検討
• 実験計画法を用いたMOSFETモビリティモデル最適化手法の検討
• 実験計画法を用いたMOSFETモビリティモデル最適化手法の検討
• 実験計画法を用いたMOSFETモビリティモデル最適化手法の検討
• ASICおよびMPU開発のTCAD/DA
• ASICおよびMPU開発のTCAD/DA
• TCADキャリブレーションの問題と統計手法の利用技術
• 感度解析によるCMOSプロセス設計
• TCADによる高集積0.4μmCMOS回路モデルパラメータ生成
• 高電流駆動能力270Vマルチエミッタ横型IGBT
• 高電流駆動能力270Vマルチェミッタ横型IGBT

もっと見る 閉じる

スポンサーリンク