多層ピッチ配線特性のモデル化と実験比較

スポンサーリンク

概要

論文の詳細を見る
VLSIの性能(スピード)は将来的には微細配線ピッチ化が進むと、配線抵抗・容量の増加により、配線デイレイで規定されると言う問題が生じる。したがって多層配線系で、いかに精度良く、また短時間で配線容量を見積り、モデル化するかが極めて重要となる。本報告では、ピッチ(P)・配線幅(W)・絶縁膜厚(Tox)・配線膜厚(Tw)依存性を明確に表したピッチ配線容量チャートを作成し、設計段階における配線容量の高精度予測を行った。また、そのチャートを用いて、回路遅延のモデリングと評価を行い、チップ上のピッチ配列配線を伝送線として考えた場合の配線デイレイと信号波形の歪みを統一的に計算予測するモデリング手法の開発を行った。
社団法人電子情報通信学会の論文
1995-05-24

著者

関連論文

もっと見る

スポンサーリンク