回路シミュレーションによる入力保護回路のESD耐性予測(集積エレクトロニクス)
スポンサーリンク
概要
- 論文の詳細を見る
回路シミュレーションを用いてESD入力保護回路を設計できることを示した.すなわち,試作した各種の保護素子ごとにDC実測で現れるスナップバックを表現できるようにした新しい等価回路は,保護素子のみのESD試験(HBM,MM)のAC実測値をよく表現できることを示し,更に,保護素子を組み合わせた入力部分のESD試験の検討が,この等価回路を使用した回路シミュレーションで可能であることを示した.本等価回路は既存のバイポーラモデルとダイオードモデル及び電流制御電流源,抵抗を組み合わせた簡単なものであり,通常の回路シミュレータで解析が可能である.
- 社団法人電子情報通信学会の論文
- 2003-06-01
著者
-
真野 純一
(株)日立超lsiシステムズ
-
奥山 幸祐
(株)日立製作所半導体事業部
-
常野 克己
(株)日立製作所半導体グループ
-
井瀬 潔
(株)日立製作所半導体グループ
-
石塚 裕康
(株)日立超LSIシステムズ
-
奥山 幸祐
(株)日立製作所半導体グループ
関連論文
- ディープサブミクロンCMOSFET設計における高温RTAのインパクト(ディープサブミクロンMOSトランジスタ技術小特集)
- 超微細CMOSFET設計における高温RTAのインパクト
- 回路シミュレーションによる入力保護回路のESD耐性予測(集積エレクトロニクス)
- 多層ピッチ配線特性のモデル化と実験比較
- 有限要素と境界要素の結合解法によるフェライト装荷非可逆性移相器の数値解析
- 有限要素と境界要素の結合解法による誘電体装荷H面導波管の数値解析
- ASICおよびMPU開発のTCAD/DA
- ASICおよびMPU開発のTCAD/DA