VLSI配線容量のシミュレーションと評価

スポンサーリンク

概要

論文の詳細を見る
VLSIの微細化にともない、配線容量による回路遅延が回路動作に大きな影響を与え、回路の設計段階で重要となってきた。従来、回路解析では構造パラメータであるピッチ(P)・配線幅(W)・絶縁膜厚(Tox)・配線膜厚(Tw)を変えてシミュレーション解していたが、結果を得るのに時間を要し、しかも配線容量の最適解が得られないという欠点があった。本報告では、デバイスシミュレータ解析値と実測値の比較を行なった後に、P・W・Tox・Tw依存性を明確に表したピッチ配線容量チャートを作成した。また、ピッチ配線が2層になった場合やSiN等の高誘電体材料の寄生効果を明確にし、ピッチ配線容量チャートの応用を可能とした。
1993-09-16

著者

関連論文

もっと見る

スポンサーリンク