SOI基板を用いたメインフレーム用0.3μm ECL-CMOSプロセス技術
スポンサーリンク
概要
- 論文の詳細を見る
- 1996-03-11
著者
-
和田 真一郎
(株)日立製作所 マイクロデバイス事業部
-
丹場 展雄
日立製作所 デバイス開発センタ
-
玉置 洋一
(株)日立製作所デバイス開発センタ
-
池田 隆英
(株)日立製作所デバイス開発センタ
-
山口 日出
(株)日立製作所デバイス開発センタプロセス開発部
-
山口 日出
日立製作所デバイス開発センタ
-
丹波 展雄
日立製作所デバイス開発センタ
-
丹場 展雄
筑波大・物理
-
菊池 俊之
日立製作所 デバイス開発センタ
-
大西 良史
日立製作所 デバイス開発センタ
-
橋本 尚
日立製作所 デバイス開発センタ
-
吉田 栄一
日立製作所 デバイス開発センタ
-
和田 慎一郎
日立製作所 デバイス開発センタ
-
渡辺 邦彦
日立製作所 デバイス開発センタ
-
玉置 洋一
日立製作所 デバイス開発センタ
-
池田 隆英
日立製作所 デバイス開発センタ
-
菊池 俊之
(株)日立製作所デバイス開発センタ
-
橋本 尚
(株)日立製作所 マイクロデバイス事業部
-
渡辺 邦彦
日立製作所デバイス開発センタ
関連論文
- 35.8GB/sの内部メモリバンド幅をもつ16MBキャッシュDRAM LSI
- 特異場理論を応用した半導体デバイス無転位設計手法の検討
- Cu配線のストレスマイグレーションによるVia劣化とその対策
- 低寄生容量銅多層配線のための新しいプロセス技術 : 砥粒フリー銅CMP(ACP)及び新低誘電率材料:メチルシリコンオキシカーバイド(MTES)
- ED2000-47 / SDM2000-47 低寄生容量銅多層配線のための新しいプロセス技術 : 砥粒フリー鋼CMP(ACP)及び新低誘電率材料:メチルシリコンオキシカーバイド(MTES)
- Cu電界ドリフトによる絶縁破壊
- ED2000-117 / SDM2000-99 / ICD2000-53 閾値切り替え技術を用いた450MHz64ビットRISCプロセッサ
- C-12-19 0.5-2.8GHz動作の電源ノイズ感度を低減したCMOSプロセッサ用PLL
- SOI基板を用いたメインフレーム用0.3μm ECL-CMOSプロセス技術
- アクセス時間1.5nsの60ps 11k論理ゲート付256kb BiCMOS SRAM
- (8)半導体基板表面のミクロ溝における銅スパッタ膜リフロー現象の流動形状変化に及ぼす形状パラメータの影響の解析的検討
- 半導体基板表面のミクロ溝における銅スパッタ膜リフロー現象の流動形状変化に及ぼす形状パラメータの影響の解析的検討
- LSIチップ内のSOI構造トランジスタ素子の熱解析
- 電気めっき法による銅配線形成の溝埋め込みプロセスシミュレーション
- CMOSを融合したアクティブプルダウン論理回路
- 砥粒フリー研磨剤を用いたCu-CMP技術( : 低誘電率層間膜及び配線技術)
- W-CVDの優先成長を利用した全面バリアメタル被覆Cu配線( : 低誘電率層間膜及び配線技術)
- 赤外線の半導体デバイス熱解析への応用(最近の赤外線技術)
- ED2000-117 / SDM2000-99 / ICD2000-53 閾値切り替え技術を用いた450MHz64ビットRISCプロセッサ
- ED2000-117 / SDM2000-99 / ICD2000-53 閾値切り替え技術を用いた450MHz64ビットRISCプロセッサ
- SOI基板を用いたメインフレーム用0.3μm ECL-CMOSプロセス技術
- 高性能SiGe HBT/0.13μm CMOS混載化デバイス技術と40Gb/s光通信用LSIへの応用
- 擬似2層構造を有する高精度多結晶シリコン抵抗の提案と実験的検討(集積エレクトロニクス)
- 高精度多結晶シリコン抵抗設計式の検討
- 高精度二層多結晶シリコン抵抗の開発(2)
- 高精度二層多結晶シリコン抵抗の開発(1)
- リンドープポリSiエミッタを用いた超高速Siバイポーラトランジスタ
- 高周波・高速用途向け自己整合構造SiGe HBT/CMOS技術
- 超高速200-GHz SiGe:C HBT技術
- HC1フリー選択エピタキシャル成長によるSiGe HBT(III族窒化物研究の最前線)
- HClフリー選択エピタキシャル成長によるSiGe HBT(III族窒化物研究の最前線)
- HC1フリー選択エピタキシャル成長によるSiGe HBT(III族窒化物研究の最前線)
- C-12-34 短距離車載レーダ向け24GHz SiGe HBT低雑音増幅器の試作(C-12.集積回路C(アナログ),一般講演)
- 高性能 SiGe HBT/BiCMOS デバイス技術
- TCADを用いた統計的手法による0.12μmCMOSデバイスの統計
- TCADを用いた統計的手法による0.12μmCMOSデバイスの設計
- Cu配線を用いた超高速SRAM向け0.2μm BiCMOSプロセス技術
- Cu配線を用いた超高速SRAM向け0.2μm BiCMOSプロセス技術
- Cu配線を用いた超高速SRAM向け0.2μm BiCMOSプロセス技術
- DCCPW線路を用いた光・マイクロ波受信モジュール
- 30a-B-3 N_2分子の光電子スペクトル
- A Bipolar-Based 0.5μm BiCMOS Technology on Bonded SOI for High-Speed LSIs (Special Section on High Speed and High Density Multi Functional LSI Memories)
- Noise Reduction Techniques for a 64kb ECL-CMOS SRAM with a 2ns Cycle Time (Special Issue on LSI Memories)
- Redundancy Technique for Ultra-High-Speed Static RAMs
- PD-SOI COMSデバイスのスケーリング
- ブルーレーザDVDシステム用光電変換IC
- プロセス/デバイスシミュレータによる高速バイポーラトランジスタの性能予測
- モーバイル環境に適した圧縮/暗号通信方式(2) : 圧縮/暗号同時実行アルゴリズム
- 30p-N-7 水素分子の光電子角度分布II
- 30p-N-6 水素分子の光電子角度分布I
- 5a-NU-9 水素分子の光電子スペクトル
- C-11-2 SiONゲート絶縁膜形成後大気曝露の絶縁破壊特性への影響(C-11. シリコン材料・デバイス,一般セッション)