PD-SOI COMSデバイスのスケーリング
スポンサーリンク
概要
- 論文の詳細を見る
- 1999-12-09
著者
関連論文
- 特異場理論を応用した半導体デバイス無転位設計手法の検討
- SOI基板を用いたメインフレーム用0.3μm ECL-CMOSプロセス技術
- アクセス時間1.5nsの60ps 11k論理ゲート付256kb BiCMOS SRAM
- CMOSを融合したアクティブプルダウン論理回路
- SOI基板を用いたメインフレーム用0.3μm ECL-CMOSプロセス技術
- しきい値電圧を出力信号で制御する高速・低消費電力SOI-CMOS回路(低電力LSI論文小特集)
- PD-SOI COMSデバイスのスケーリング
- 部分空乏型SOI MOSFETのターンオフ電流の3次元シミュレーション