部分空乏型SOI MOSFETのターンオフ電流の3次元シミュレーション
スポンサーリンク
概要
- 論文の詳細を見る
基板コンタクトを有する部分空乏型SOI MOSFETのターンオフ電流特性を、3次元デバイスシミュレータを用いて解析した。ターンオフ電流の時定数は、ゲート幅の2乗に比例し0.2μmのデバイスでは、10μm幅で0.1ns程度である。又、トランスファーMOS回路における蓄積電荷の損失、及びSRAMメモリセルのα線照射による収集電荷量のシミュレーションを行なった。これらは、基板フローテイングのデバイスに比べ、基板コンタクトを取る事により、十分小さくなることを確かめた。
- 社団法人電子情報通信学会の論文
- 1998-02-19
著者
-
池田 隆英
日立デバイス開発センタ
-
若原 祥史
(株)ルネサステクノロジ
-
大倉 康幸
(株)日立製作所中央研究所
-
大倉 康幸
(株)半導体先端テクノロジーズ
-
樋口 久幸
前橋工科大学
-
池田 隆英
前橋工科大学情報工学科
-
若原 祥史
前橋工科大学情報工学科
関連論文
- 65nmノード歪みpMOSFETのホール伝導における全応力の効果の検証(プロセス・デバイス・回路シミュレーション及び一般)
- チャネルnMOS移動度のストレスライナー膜による影響(プロセス・デバイス・回路シミュレーション及び一般)
- 65nmノード歪みpMOSFETのホール伝導における全応力の効果の検証(プロセス・デバイス・回路シミュレーション及び一般)
- チャネルnMOS移動度のストレスライナー膜による影響(プロセス・デバイス・回路シミュレーション及び一般)
- Si MOSFETのしきい値電圧付近における電子移動度への遮蔽及び鏡像効果の解析
- 高濃度ドープチャネル移動度の電子濃度依存性解析
- 微細MOSトランジスタの逆狭チャネル効果の解析 : 高誘電体ゲート絶縁膜の影響(プロセス・デバイス・回路シミュレーション及び一般)
- 微細MOSトランジスタの逆狭チャネル効果の解析 : 高誘電体ゲート絶縁膜の影響(プロセス・デバイス・回路シミュレーション及び一般)
- しきい値電圧を出力信号で制御する高速・低消費電力SOI-CMOS回路(低電力LSI論文小特集)
- PD-SOI COMSデバイスのスケーリング
- 部分空乏型SOI MOSFETのターンオフ電流の3次元シミュレーション
- 透過行列法を用いた反転層における電子輸送現象の解析
- Density Gradient法を用いたMOSFET、DGSOI、TriGateSOIの計算(プロセス・デバイス・回路シミュレーション及び一般)
- Density Gradient法を用いたMOSFET、DGSOI、TriGateSOIの計算(プロセス・デバイス・回路シミュレーション及び一般)
- 擬2次元によるMOSFET高速デバイスシミュレーション手法の提案
- 擬2次元によるMOSFET高速デバイスシミュレーション手法の提案
- 擬2次元によるMOSFET高速デバイスシミュレーション手法の提案
- 擬2次元によるMOSFET高速デバイスシミュレーション手法の提案