本間 紀之 | 法政大学
スポンサーリンク
概要
関連著者
-
本間 紀之
法政大学
-
南部 博昭
日立製作所中央研究所
-
後藤 英一
理化学研究所 神奈川大学
-
楠 武志
日立デバイスエンジニアリング
-
金谷 一男
日立製作所中央研究所
-
山口 邦彦
日立超lsiシステムズ
-
南部 博昭
日立中央研究所
-
後藤 英一
理化学研究所
-
金谷 一男
日立中央研究所
-
山崎 枢
日立製作所中央研究所
-
日下田 恵一
日立製作所デバイス開発センタ
-
大畠 賢一
日立デバイス
-
大畠 賢一
(株)ルネサス北日本セミコンダクタ
-
国田 謙二
法政大学
-
中川 敏郎
法政大学
-
上川井 良太郎
日本女子大学
-
吉野 理貴
法政大学
-
山崎 枢
日立中央研究所
-
山口 邦彦
日立デバイス開発センタ
-
上川井 良太郎
日本女子大学大学院 理学研究科
-
吉野 理貴
法政大学大学院 工学研究科 電気工学専攻
-
吉野 理貴
法政大学理工学部電気電子工学科
-
山縣 良
日立製作所エンタープライズサーバ事業部
-
藤村 康弘
日立製作所デバイス開発センタ
-
南部 博昭
ルネサステクノロジ
-
久保田 仁史輝
法政大学
-
吉田 健一
法政大学
-
鈴木 武史
日立製作所デバイス開発センタ
-
宇佐美 正己
日立製作所デバイス開発センタ
-
南部 博昭
日立製作所
-
中村 徹
(株)日立製作所中央研究所
-
本間 紀之
法政大学工学部
-
能州 一浩
法政大学
-
中村 徹
日立中央研究所
-
飛鳥井 正
法政大学
-
増田 徹
日立中央研究所
-
後藤 英一
東大理
-
渡邉 尚
法政大学 大学院
-
本間 紀之
法政大学 大学院
-
本間 紀之
東大理
-
林 信大
東大理
-
稲積 正憲
法政大学
-
鈴木 俊哉
法政大学
-
藤澤 和広
法政大学
-
金子 泰和
法政大学
-
久保田 智
法政大学
-
日下田 恵一
日立デバイス開発センタ
-
岩本 恵津子
日立デバイス開発センタ
著作論文
- ラッチ型ゲートによる計算機演算回路のパイプライン・ピッチの短縮化の検討
- 保護導体を用いた伝送線の改良
- 充放電電流を補償した高速エミッタホロワの評価
- IGAを使用した高速論理回路の検討
- 保護導体を用いた伝送線の検討
- 保護導体を用いた伝送線による高速クロック給電方式
- 多軸異方性磁性薄膜における磁壁伝播 : 磁性
- C-12-10 PLL用ディジタル制御発振器
- C-12-38 PLL(Phase-Locked-Loop)用ディジタル制御発振器(C-12.集積回路C(アナログ),一般講演)
- C-12-36 4トランジスタセルを用いた擬似SRAMの検討(C-12.集積回路D(メモリ),一般講演)
- C-12-39 4トランジスタセルを用いた擬似SRAMの検討(C-12.集積回路D(メモリ))
- C-12-26 4トランジスタセルを用いた擬似SRAMの検討
- C-12-13 ラッチ型ダイナミックCMOS論理回路による4ビット桁上げ先見加算回路の性能評価
- SCL回路を用いたメモリ用デコーダ回路の検討
- 超高速SRAM回路技術 : 「A 1.8ns Access, 550MHz 4.5Mb CMOS SRAM」「Synonym Hit RAM: A 500MHz 1.5ns CMOS SRAM Macro with 576b Parallel Comparison and Parity Check Functions」
- 超高速SRAM回路技術 : 「A 1.8ns Access, 550MHz 4.5Mb CMOS SRAM」「Synonym Hit RAM: A 500MHz 1.5ns CMOS SRAM Macro with 576b Parallel Comparison and Parity Check Functions」
- 超高速SRAM用ワード線放電回路の提案
- 超高速ECL-CMOS SRAMのビット線負荷の配置に関する検討
- 低電圧用途向けベースブースト方式BiCMOS回路
- ダミーメモリセルを用いた超高速SRAM用書き込みパルス発生回路
- バイポ-ラRAMにおけるタイミングスキュ-の影響に関する検討
- バイポ-ラRAMのワ-ド線放電回路の検討
- 高速メモリ技術の動向 (最近の高速メモリ技術)