IGAを使用した高速論理回路の検討
スポンサーリンク
概要
- 論文の詳細を見る
現在、論理LSIの性能は、半導体プロセスの微細化により著しい向上が計られている。ところで、従来最も高速の論理回路の1つとしてECL回路が知られているが、この性能を上まわる新しい論理回路が提案されている。本報告では、この新しい回路の性能をシミュレーションにより検討し、ECL回路の性能と比較した。その結果を報告する。
- 社団法人電子情報通信学会の論文
- 1996-03-11
著者
関連論文
- ラッチ型ゲートによる計算機演算回路のパイプライン・ピッチの短縮化の検討
- 保護導体を用いた伝送線の改良
- 充放電電流を補償した高速エミッタホロワの評価
- IGAを使用した高速論理回路の検討
- 保護導体を用いた伝送線の検討
- 保護導体を用いた伝送線による高速クロック給電方式
- 多軸異方性磁性薄膜における磁壁伝播 : 磁性
- 関数の高速計算法の改良と新提案
- 初等関数の高速計算法
- エントロピー生成・移送と情報の消去・損失(量子情報理論と開放系)
- 超 LSI 用電子ビーム露光法
- 超高精度陰極線管
- OVF (Over Flow) Free Computing (数値計算のアルゴリズムとコンピュ-タ-)
- C-12-10 PLL用ディジタル制御発振器
- C-12-38 PLL(Phase-Locked-Loop)用ディジタル制御発振器(C-12.集積回路C(アナログ),一般講演)
- C-12-36 4トランジスタセルを用いた擬似SRAMの検討(C-12.集積回路D(メモリ),一般講演)
- C-12-39 4トランジスタセルを用いた擬似SRAMの検討(C-12.集積回路D(メモリ))
- C-12-26 4トランジスタセルを用いた擬似SRAMの検討
- C-12-13 ラッチ型ダイナミックCMOS論理回路による4ビット桁上げ先見加算回路の性能評価
- SCL回路を用いたメモリ用デコーダ回路の検討
- 超高速SRAM回路技術 : 「A 1.8ns Access, 550MHz 4.5Mb CMOS SRAM」「Synonym Hit RAM: A 500MHz 1.5ns CMOS SRAM Macro with 576b Parallel Comparison and Parity Check Functions」
- 超高速SRAM回路技術 : 「A 1.8ns Access, 550MHz 4.5Mb CMOS SRAM」「Synonym Hit RAM: A 500MHz 1.5ns CMOS SRAM Macro with 576b Parallel Comparison and Parity Check Functions」
- 超高速SRAM用ワード線放電回路の提案
- 超高速ECL-CMOS SRAMのビット線負荷の配置に関する検討
- 低電圧用途向けベースブースト方式BiCMOS回路
- ダミーメモリセルを用いた超高速SRAM用書き込みパルス発生回路
- バイポ-ラRAMにおけるタイミングスキュ-の影響に関する検討
- バイポ-ラRAMのワ-ド線放電回路の検討
- 高速メモリ技術の動向 (最近の高速メモリ技術)