システムクロックに同期した110GB/s同時双方向インターフェース
スポンサーリンク
概要
- 論文の詳細を見る
0.25μmCMOS ASIC用に110GB/s同時双方向インターフェース(SBTL:Simultaneous Bidirectional Transceiver Logic)を開発した。低振幅入力のF/F回路及び、バウンダリスキャン機能を組み込んだ出力F/F回路を採用することでLSI1ピン当たり1.1Gb/sのデータ転送レートを達成した。また、スルーレートコントロール機能を組み込んだ出力バッファとオンパッケージキャパシタを内蔵した1595ピンセラミックPGAパッケージの組み合わせでLSI当たり100Byteのバス幅を可能にした。その結果、LSI当たり110GB/sのデータバンド幅を得た。
- 社団法人電子情報通信学会の論文
- 1999-06-24
著者
-
高田 芳文
(株)日立製作所エンタープライズサーバ事業部
-
高田 芳文
(株)日立製作所
-
武藤 隆
(株)日立製作所
-
西田 晶
(株)日立超LSIシステムズ
-
高橋 敏郎
(株)日立製作所
-
白井 優之
(株)日立製作所
-
白鳥 文彦
(株)日立製作所
-
山際 明
(株)日立製作所
-
堀田 厚生
(株)日立超LSIシステムズ
-
喜友名 正
(株)日立インフォメーションテクノロジ
-
堀田 厚生
(株)日立製作所
関連論文
- 35.8GB/sの内部メモリバンド幅をもつ16MBキャッシュDRAM LSI
- C-12-8 電磁界シミュレータを使った伝送路損失の解析
- LTCCを使用した受動素子内臓基板の開発
- 低損失基板を使用したギガビット伝送路
- LTCCを使用した受動素子内蔵基板の開発
- C-2-35 低温同時焼成セラミックスを用いた HMIC 向け平面回路の開発
- C-12-11 低誘電損失材の損失低減効果と損失要因の解析
- 低温同時焼成セラミックスを用いたHMIC向け平面回路の開発
- C-12-54 28Gbpsインタフェース回路開発 : 36mW低電力受信回路(C-12.集積回路,一般セッション)
- 低損失基板を使用したギガビット伝送路
- C-12-53 28Gbpsインタフェース回路開発 : 送信回路(C-12.集積回路,一般セッション)
- システムクロックに同期した110GB/s同時双方向インターフェース
- システムクロックに同期した110GB/s同時双方向インターフェース
- システムクロックに同期した110GB/s同時双方向インターフェース
- C-2-81 ガラスクロスを含む基板における差動伝送特性の解析(C-2.マイクロ波B(マイクロ波・ミリ波受動デバイス),一般講演)
- 基板誘電体構造が差動伝送特性に及ぼす影響の解析
- サーバ・ルータ向け10Gbps伝送プロトタイプ(LSIシステムの実装・モジュール化・インタフェース技術, テスト実装, 一般)
- サーバ・ルータ向け10Gbps伝送プロトタイプ(LSIシステムの実装・モジュール化・インタフェース技術, テスト実装, 一般)
- 損失要困の解析と導体表面粗さの効果検討
- 高速論理LSI用遅延テスト生成方法
- 大規模マクロセルを含むVLSIテスト生成の一手法
- RISC・CPUモジュール
- VLSI高速診断方式
- 多ピンBGAの熱特性及びその実装性