VLSI高速診断方式
スポンサーリンク
概要
- 論文の詳細を見る
近年のVLSI動作の高速化に伴い、検査工程においても製品の検査を高速動作で行う必要が生じている。このとき、テストを行うテスタと、テスト対象であるVLSIとを結ぶケーブルの信号伝播遅延により以下の問題の発生が考えられる。(1)出力値が遅延し、次以降のテスト時間中に表れてしまい、正常なVLSIが故障を起こしているように見える(2)データを双方向に受け渡すエッジピン(双方向ピン)上でデータの衝突が発生し、正常なVLSIが故障を起こしているように見える以上の問題に対処するため、あらかじめVLSIに与えるべきテストデータを加工しておくという方式を孝案した。以下に詳細な解説を行う。
- 一般社団法人情報処理学会の論文
- 1993-03-01
著者
関連論文
- システムクロックに同期した110GB/s同時双方向インターフェース
- システムクロックに同期した110GB/s同時双方向インターフェース
- システムクロックに同期した110GB/s同時双方向インターフェース
- RISC・CPUモジュール
- VLSI高速診断方式
- 面付部品搭載プリント基板におけるインサーキットテストの一手法
- メモリ内蔵L S I テスト手法の一考察
- 差動回路向けテスト生成手法
- 多階層論理図記法
- 論理回路図簡略記法に関する考察