メモリ内蔵L S I テスト手法の一考察
スポンサーリンク
概要
- 論文の詳細を見る
最近の超大型計算機では、主記憶・バッファ間のデータ転送処理高速化のため、メモリ内蔵LSIが使用されている。このメモリ内蔵LSIも、年々大容量化、多ピン化しており、従来のテスト手法では、処理時間の増大、テスト精度の低下等性能の低下を招いていた。この問題に対処するため、いくつかの新しいテスト手法を検討した。本稿では、これらの検討に基づいて得られたメモリ内蔵LSIのテストの一手法について述べる。
- 一般社団法人情報処理学会の論文
- 1991-02-25
著者
関連論文
- 高集積LSIに対するテスト生成高速化の一手法
- スキャン回路用テストパターン生成方式
- 高速論理LSI用遅延テスト生成方法
- VLSI高速診断方式
- 面付部品搭載プリント基板におけるインサーキットテストの一手法
- メモリ内蔵L S I テスト手法の一考察
- REDUCTを利用した高検出率分割診断システムの開発と評価
- 回路簡約手法を用いた冗長故障判定アルゴリズムREDUCT
- N^2個の論理値を扱うテストパターン生成アルゴリズム
- N^2個の論理値を扱うテストパターン生成アルゴリズム
- 差動回路向けテスト生成手法
- 検査容易化構造をもつ順序回路のテスト自動生成
- 論理LSI用ディレイ・テスト生成システム