高集積LSIに対するテスト生成高速化の一手法
スポンサーリンク
概要
- 論文の詳細を見る
LSIの高集積化、大規模化に伴い、論理回路の診断は、回路全体を一括してテストする一括診断方式から、スキャン回路を前提とし、回路を分割してテストする分割診断方式が主流となってきた。しかし、分割診断方式では、スキャン回路やスキャン方式に関わる論理制約違反部のテストができない。本稿では、これらの問題を解決する一手法として、分割診断方式を主体として、スキャン回路専用のテスト生成システムや一括診断方式のテスト生成システムを併用するハイブリッド型のテスト生成システムを提案する.
- 社団法人情報処理学会の論文
- 1990-03-14
著者
-
宮本 俊介
(株)日立製作所
-
宮本 俊介
日立製作所情報システム事業部試作開発センタ
-
横山 不二夫
(株)日立製作所
-
関口 克己
(株)日立製作所
-
森脇 郁
(株)日立製作所
-
石山 俊
(株)日立製作所
-
林 照峯
(株)日立製作所
-
新舎 隆夫
(株)日立製作所
-
浦城 恒雄
(株)日立製作所
-
林 照峯
三重大 大学院工学研究科
-
新舎 隆夫
日立
-
新舎 隆夫
(株)日立製作所汎用コンピュータ事業部
関連論文
- 大型計算機の装置診断容易化支援システム : (1)支援システムCONDOR概要
- 一時的観測不能領域抽出による超高速ベクトル化故障シミュレータの開発
- 高集積LSIに対するテスト生成高速化の一手法
- テスト容易化設計技術の専用VLSIへの適用 (VLSIのテスト容易化設計)
- 遅延時間最適化方式の検討
- パイプライン制御計算機の制御論理生成方式
- 多段論理最適化方式の検討
- カスタムLSIの設計支援システム (計測と制御のためのカスタムLSI)
- 論理動作抽出による配置制御手法と評価
- 超高速論理シミュレータVELVETにおけるクロックイベント抑止方式
- 超大形電子計算機HITAC M-200Hの論理シミュレーション
- シミュレーション高速化のためのゲート/トランジスタ回路からの標準HDL-RTLモデルの自動生成
- スキャン回路用テストパターン生成方式
- トリーマッピングアルゴリズムPOLARISの拡張
- スキャン論理生成方式
- 組合せ論理生成における最適なファンイン振分け方式
- VLSI設計におけるクロック論理の実装設計手法について
- BUS構造型論理装置における論理シミュレーション方式の考察
- 大規模論理回路のディレイ解析支援手法の一考察
- 実数値シミュレーションを利用した順序回路テスト生成
- 高速論理LSI用遅延テスト生成方法
- 入力遷移制限付2パターンテストによる組合せ回路の遅延テストについて
- 大規模マクロセルを含むVLSIテスト生成の一手法
- メモリ内蔵L S I テスト手法の一考察
- 超並列スーパーコンピュータSR2201向け論理シミュレーション
- 超並列スーパーコンピュータSR2201向け論理シミュレーション
- パネル討論会 : 論理設計自動化の現状と今後の課題
- 確率的ニューラルネットによるLSIモジュール配置手法
- ニューラルネットによるLSIモジュール配置手法
- ゲートアレイ用レイアウトCADシステム
- 論理LSI用故障位置指摘システム
- シミュレーション高速化のためのゲート/トランジスタ回路からの標準HDL-RTLモデルの自動生成
- REDUCTを利用した高検出率分割診断システムの開発と評価
- 回路簡約手法を用いた冗長故障判定アルゴリズムREDUCT
- N^2個の論理値を扱うテストパターン生成アルゴリズム
- N^2個の論理値を扱うテストパターン生成アルゴリズム
- 差動回路向けテスト生成手法
- 検査容易化構造をもつ順序回路のテスト自動生成
- 論理LSI用ディレイ・テスト生成システム
- キャッシュメモリの一致性について
- 論理シミュレーション結果検索の一手法
- 検査容易なLSI論理回路の自動設計方式
- ゲート論理図生成における見やすさの基準と実現方法
- 論理再利用方式(1) : 概要
- 論理再利用方式(2) : 処理方式
- ゲート論理構造比較・編集アルゴリズムとインクリメンタル論理生成への適用
- トランザクション処理プログラムへの1構造的アプローチ