入力遷移制限付2パターンテストによる組合せ回路の遅延テストについて
スポンサーリンク
概要
- 論文の詳細を見る
組合せ回路の遅延故障を検出するための遅延テストパターンは少なくとも1つの信号変化を含むことが必要である。したがって,一つの遅延テストパターンは信号変化前と信号変化後の2つの入力パターン対(これを2パターンテストと呼ぶ)として表すことができる。外部入力パターンの状態を自由に遷移させることができるときには任意の2パターンテストを実現できるので,遅延故障の故障検出率を縮退故障の故障検出率と同等のレベルにまで高めることが可能である。しかし,組合せ回路の外部入力パターンが実際にはスキャン機能付レジスタやLFSR等の出力信号によって供給されている場合には,外部入力パターンの遷移が限定されるため,2パターンテストの遅延故障検出能力は一般に低下する。本文では,この場合の故障検出能力の低下について議論するとともに,遅延故障検出能力の低下が少ないようなスキャン構造と遅延テスト方式を議論する。
- 一般社団法人情報処理学会の論文
- 1988-09-12
著者
関連論文
- テンプレートマッチング高速化のための正規化相関演算打切り方法
- 正規化相関演算の単調関数化による高速テンプレートマッチング
- 高集積LSIに対するテスト生成高速化の一手法
- テスト容易化設計技術の専用VLSIへの適用 (VLSIのテスト容易化設計)
- 逆ステレオマッチング法による三次元断面形状測定(画像・映像処理情報論的学習理論論文)
- 高性能画像処理LSl(lSP-X)の開発とインテリジェントカメラへの応用
- デターミニスティックBISTによる高効率高品質テストの実現
- デターミニスティックBISTによる高効率高品質テストの実現
- 近傍パターン群発生によるデターミニスティックBIST方式
- 多種クロックをもつ論理回路の決定性組込みテスト
- 市場不良率と総合検出率の関係に関する考察
- 多種クロックをもつ論理回路の組込みテスト
- BIST向け検査点挿入方式における遅延・面積オーバヘッドの低減 (テストと設計検証論文特集)
- BIST向け検査点挿入方式のFF共用に関する考察
- BIST向け検査点挿入方式のFF共用に関する考察
- BIST向け検査点挿入方式における遅延・面積オーバーヘッドの低減
- BIST向け検査点挿入方式における遅延・面積オーバーヘッドの低減
- BIST向け検査点挿入方式における遅延・面積オーバーヘッドの低減
- BIST向け検査点挿入位置決定方法の高速化
- BIST向け検査点挿入位置決定方法の高速化
- BIST向け検査点挿入位置決定方法の高速化
- 経路並列による順序回路テスト生成の並列化
- 実数値シミュレーションに基づく順序回路用並列テスト生成システム DESCARTES の故障並列に関する評価
- 並列学習操作による冗長故障判定手法
- 並列学習操作による冗長故障判定手法
- 性能推定が容易な転送/演算分離型並列画像処理システムの構成と評価(デペンダブルコンピュータシステム及び一般)
- 性能推定が容易な転送/演算分離型並列画像処理システムの構成と評価(ディペンダブルコンピュータシステム及び一般)
- 1チップ画像処理LSI(ISP-X)の開発
- 実数値シミュレーションを利用した順序回路テスト生成
- 高速論理LSI用遅延テスト生成方法
- 入力遷移制限付2パターンテストによる組合せ回路の遅延テストについて
- 並列局所探索法における近傍サイズの最適決定方式とその組合せ回路テスト生成への応用
- 並列局所探索法における近傍サイズの最適決定方式とその組合せ回路テスト生成への応用
- 確率的ニューラルネットによるLSIモジュール配置手法
- ニューラルネットによるLSIモジュール配置手法
- ゲートアレイ用レイアウトCADシステム
- 検査容易化構造をもつ順序回路のテスト自動生成
- 論理LSI用ディレイ・テスト生成システム
- 検査容易なLSI論理回路の自動設計方式
- 機能モジュールに対する命令利用テスト生成
- TD-2-2 チュートリアル : テスト容易化設計 : 組込み自己テスト(BIST)
- テスト時同期化技術を用いたパーシャルスキャン設計方式
- テスト時同期化技術を用いたパーシャルスキャン設計方式