デターミニスティックBISTによる高効率高品質テストの実現
スポンサーリンク
概要
- 論文の詳細を見る
大規模論理LSIにおいては,従来のスキャン方式を利用したテストではテストデータ量の増大が大きな問題となる.これを大幅に削減する手法としてはBIST(Built-in Self Test,組込み自己テスト)方式の利用が有効である.しかし,従来の乱数パターンを用いるBIST方式ではテスト品質が低下するという問題が発生する.そこで,テスト生成により求められた故障検出率の高いテストパターンを利用するデターミニスティックBISTの一方式として,我々の提案する近傍パターン生成に基づく方式を紹介する.実用回路を用いた評価実験により提案手法の有効性を例証する.
- 社団法人電子情報通信学会の論文
- 2003-01-23
著者
-
南雲 宇晴
(株)日立製作所
-
中尾 教伸
株式会社ルネサステクノロジ
-
佐藤 康夫
(株)日立製作所
-
清重 賢一
(株)日立製作所半導体グループ
-
中尾 教伸
(株)日立製作所半導体グループ
-
夏目 幸一郎
(株)日立製作所半導体グループ
-
畠山 実
(株)日立製作所半導体グループ
-
畠山 一美
(株)日立製作所日立研究所
-
畠山 一実
(株)日立製作所半導体グループ
-
佐藤 康夫
(株)日立製作所マイクロデバイス事業部:東京都立大学大学院工学研究科:(現)(株)半導体理工学研究センター
-
南雲 宇晴
(株)日立製作所エンタープライズサーバ事業部
-
夏目 幸一郎
(株)日立製作所 中央研究所
関連論文
- システマティック故障を検出するための故障診断技術と事例(インダストリアルセッション,設計/テスト/検証)
- 一時的観測不能領域抽出による超高速ベクトル化故障シミュレータの開発
- テスト容易化設計技術の専用VLSIへの適用 (VLSIのテスト容易化設計)
- 設計者の協調的介入を受理するディレイ最適化自動設計システムと高速RISCチップ設計への適用
- 設計者の協調的介入を受理するディレイ最適化自動設計システムと高速RISCチップ設計への適用
- LSI 補修パターン整形システム
- LSI 補修設計自動化システム
- デターミニスティックBISTによる高効率高品質テストの実現
- デターミニスティックBISTによる高効率高品質テストの実現
- 近傍パターン群発生によるデターミニスティックBIST方式
- 多種クロックをもつ論理回路の決定性組込みテスト
- 市場不良率と総合検出率の関係に関する考察
- 多種クロックをもつ論理回路の組込みテスト
- International Test Conference 1999 (ITC '99)
- BIST向け検査点挿入方式における遅延・面積オーバヘッドの低減 (テストと設計検証論文特集)
- BIST向け検査点挿入方式のFF共用に関する考察
- BIST向け検査点挿入方式のFF共用に関する考察
- BIST向け検査点挿入方式における遅延・面積オーバーヘッドの低減
- BIST向け検査点挿入方式における遅延・面積オーバーヘッドの低減
- BIST向け検査点挿入方式における遅延・面積オーバーヘッドの低減
- BIST向け検査点挿入位置決定方法の高速化
- BIST向け検査点挿入位置決定方法の高速化
- BIST向け検査点挿入位置決定方法の高速化
- 経路並列による順序回路テスト生成の並列化
- 実数値シミュレーションに基づく順序回路用並列テスト生成システム DESCARTES の故障並列に関する評価
- 並列学習操作による冗長故障判定手法
- 並列学習操作による冗長故障判定手法
- 実数値シミュレーションを利用した順序回路テスト生成
- 高速論理LSI用遅延テスト生成方法
- 入力遷移制限付2パターンテストによる組合せ回路の遅延テストについて
- 基板電圧バックバイアス状態での低電圧テストにおける短絡欠陥検出能力の評価(テスト手法, LSIのテスト・診断技術論文)
- 擬似ランダム論理BISTにおけるテストパターン品質の評価(フォールトトレランス)
- 完全オープン故障に対するカップリング効果を考慮した診断手法
- 完全オープン故障に対するカップリング効果を考慮した診断手法
- 欠陥ベース故障診断手法
- パスディレイ最適化配置方式
- フリーチャネルゲートアレイの配置手法
- 並列局所探索法における近傍サイズの最適決定方式とその組合せ回路テスト生成への応用
- 並列局所探索法における近傍サイズの最適決定方式とその組合せ回路テスト生成への応用
- 故障シミュレーション高速化方式 : (2)事前故障伝搬
- 故障シミュレーション高速化方式 : (1)観測不能故障除外
- 故障診断における欠陥モデルの動向 : チュートリアル(LSIの評価・診断・解析及び,品質)
- 検査容易化構造をもつ順序回路のテスト自動生成
- 論理LSI用ディレイ・テスト生成システム
- 検査容易なLSI論理回路の自動設計方式
- テスト時同期化技術を用いたパーシャルスキャン設計方式
- 機能モジュールに対する命令利用テスト生成
- TD-2-2 チュートリアル : テスト容易化設計 : 組込み自己テスト(BIST)
- テスト時同期化技術を用いたパーシャルスキャン設計方式
- テスト時同期化技術を用いたパーシャルスキャン設計方式
- テスト設計における最近の課題と展望(設計/テスト/検証)
- 高密度マクロセルジェネレータMOSAIC
- 高密度マクロセルジェネレータ MOSAlC
- テスト設計における最近の課題と展望