検査容易なLSI論理回路の自動設計方式
スポンサーリンク
概要
- 論文の詳細を見る
論理回路のテストを容易にするため, これまでにいくつかのスキャン方式が開発され実用化されている. しかし, 適用分野によってはスキャン方式は論理設計規則の煩雑さのために, 論理設計者に受け入れられにくいという問題があった. 本論文では論理LSIを対象に, 一般の論理回路からスキャン構造を有する論理回路への自動変換によってこれらの論理設計規則の大部分を排除できる方式を提案する. 特に, これを実現するためのスキャン構造とフリップ・フロップの構造を示すとともに, 論理回路変換の手順を示す. 変換された論理回路は四つのスキャン制御用外部入力ピンをもち, これらの4個のピンが1レベルのとき変換前のもとの論理回路と機能的に同じ動作をするという特徴をもっている.
- 一般社団法人情報処理学会の論文
- 1986-01-15
著者
-
林 照峯
(株)日立製作所
-
畠山 一実
(株)日立製作所日立研究所
-
林 照峯
三重大 大学院工学研究科
-
国友 佳男
(株)日立製作所日立研究所
-
畠山 一実
(株)日立製作所半導体グループ
-
国友 佳男
(株)日立製作所 日立研究所
-
久保木 茂雄
(株)日立製作所日立研究所
関連論文
- 高集積LSIに対するテスト生成高速化の一手法
- テスト容易化設計技術の専用VLSIへの適用 (VLSIのテスト容易化設計)
- 121 グラフィックディスプレイ利用によるオンライン対話形溶接構造物CAMシステム (WELCAM) の開発
- デターミニスティックBISTによる高効率高品質テストの実現
- デターミニスティックBISTによる高効率高品質テストの実現
- 近傍パターン群発生によるデターミニスティックBIST方式
- 多種クロックをもつ論理回路の決定性組込みテスト
- 市場不良率と総合検出率の関係に関する考察
- 多種クロックをもつ論理回路の組込みテスト
- BIST向け検査点挿入方式における遅延・面積オーバヘッドの低減 (テストと設計検証論文特集)
- BIST向け検査点挿入方式のFF共用に関する考察
- BIST向け検査点挿入方式のFF共用に関する考察
- BIST向け検査点挿入方式における遅延・面積オーバーヘッドの低減
- BIST向け検査点挿入方式における遅延・面積オーバーヘッドの低減
- BIST向け検査点挿入方式における遅延・面積オーバーヘッドの低減
- BIST向け検査点挿入位置決定方法の高速化
- BIST向け検査点挿入位置決定方法の高速化
- BIST向け検査点挿入位置決定方法の高速化
- 経路並列による順序回路テスト生成の並列化
- 実数値シミュレーションに基づく順序回路用並列テスト生成システム DESCARTES の故障並列に関する評価
- 並列学習操作による冗長故障判定手法
- 並列学習操作による冗長故障判定手法
- 実数値シミュレーションを利用した順序回路テスト生成
- 高速論理LSI用遅延テスト生成方法
- 入力遷移制限付2パターンテストによる組合せ回路の遅延テストについて
- 幾何モデリングシステムHICADの開発
- 並列局所探索法における近傍サイズの最適決定方式とその組合せ回路テスト生成への応用
- 並列局所探索法における近傍サイズの最適決定方式とその組合せ回路テスト生成への応用
- 確率的ニューラルネットによるLSIモジュール配置手法
- ニューラルネットによるLSIモジュール配置手法
- ゲートアレイ用レイアウトCADシステム
- CRTディスプレイ制御用LSIのアーキテクチャ
- 検査容易化構造をもつ順序回路のテスト自動生成
- 論理LSI用ディレイ・テスト生成システム
- 検査容易なLSI論理回路の自動設計方式
- 大規模図面情報管理における高速処理方式の提案
- 機能モジュールに対する命令利用テスト生成
- 空きスルーホール利用型概略配線経路決定手法
- TD-2-2 チュートリアル : テスト容易化設計 : 組込み自己テスト(BIST)
- テスト時同期化技術を用いたパーシャルスキャン設計方式
- テスト時同期化技術を用いたパーシャルスキャン設計方式