並列局所探索法における近傍サイズの最適決定方式とその組合せ回路テスト生成への応用
スポンサーリンク
概要
- 論文の詳細を見る
局所探索法は組合せ最適化問題を解く発見的手法の一つであり,可能解xの近傍にあるより良い可能解yをxに代入する,という処理を行う.本論文では,特別な組合せ最適化問題を局所探索法で解く場合において,可能解xをできるだけ速く最適解に近づけることを考える.その速度を理論的に求め,それを最大にする近傍サイズの近似式を導く,さらに,その結果を応用した組合せ回路の並列テストパターン生成手法を提案する.
- 一般社団法人情報処理学会の論文
- 1995-05-18
著者
-
畠山 一実
(株)日立製作所日立研究所
-
伊達 博
株式会社日立製作所日立研究所
-
伊達 博
(株)日立製作所日立研究所
-
夏目 幸一郎
(株)日立製作所半導体グループ
-
畠山 一実
(株)日立製作所半導体グループ
-
夏目 幸一郎
(株)日立製作所 中央研究所
関連論文
- テスト容易化設計技術の専用VLSIへの適用 (VLSIのテスト容易化設計)
- デターミニスティックBISTによる高効率高品質テストの実現
- デターミニスティックBISTによる高効率高品質テストの実現
- 近傍パターン群発生によるデターミニスティックBIST方式
- 多種クロックをもつ論理回路の決定性組込みテスト
- 市場不良率と総合検出率の関係に関する考察
- 多種クロックをもつ論理回路の組込みテスト
- BIST向け検査点挿入方式における遅延・面積オーバヘッドの低減 (テストと設計検証論文特集)
- BIST向け検査点挿入方式のFF共用に関する考察
- BIST向け検査点挿入方式のFF共用に関する考察
- BIST向け検査点挿入方式における遅延・面積オーバーヘッドの低減
- BIST向け検査点挿入方式における遅延・面積オーバーヘッドの低減
- BIST向け検査点挿入方式における遅延・面積オーバーヘッドの低減
- BIST向け検査点挿入位置決定方法の高速化
- BIST向け検査点挿入位置決定方法の高速化
- BIST向け検査点挿入位置決定方法の高速化
- 経路並列による順序回路テスト生成の並列化
- 実数値シミュレーションに基づく順序回路用並列テスト生成システム DESCARTES の故障並列に関する評価
- 並列学習操作による冗長故障判定手法
- 並列学習操作による冗長故障判定手法
- 実数値シミュレーションを利用した順序回路テスト生成
- 高速論理LSI用遅延テスト生成方法
- 入力遷移制限付2パターンテストによる組合せ回路の遅延テストについて
- 温度並列シミュレーテッドアニーリング法に基づくスタンダードセル配置プログラム
- 並列オブジェクトモデルに基づくLSI配線プログラム (並列処理)
- 並列局所探索法における近傍サイズの最適決定方式とその組合せ回路テスト生成への応用
- 並列局所探索法における近傍サイズの最適決定方式とその組合せ回路テスト生成への応用
- 非零対角要素を持つホップフィールドニューラルネットを用いたLSIモジュール配置法
- 確率的ニューラルネットによるLSIモジュール配置手法
- ニュ-ラルネットによるLSIモジュ-ル配置手法
- ニューラルネットによるLSIモジュール配置手法
- 検査容易化構造をもつ順序回路のテスト自動生成
- 論理LSI用ディレイ・テスト生成システム
- 検査容易なLSI論理回路の自動設計方式
- 機能モジュールに対する命令利用テスト生成
- TD-2-2 チュートリアル : テスト容易化設計 : 組込み自己テスト(BIST)
- テスト時同期化技術を用いたパーシャルスキャン設計方式
- テスト時同期化技術を用いたパーシャルスキャン設計方式
- 高密度マクロセルジェネレータMOSAIC
- 高密度マクロセルジェネレータ MOSAlC