機能モジュールに対する命令利用テスト生成
スポンサーリンク
概要
- 論文の詳細を見る
テスト用付加回路が組み込まれないプロセッサLSIの機能ブロックを対象としたテストデータ作成システムについて述べる。本手法では,テスト生成対象の機能モジュール端子におけるテストパターンを作成し,同パターンを命令列に変換することによりテストデータを得る。これにより,テスト生成における探索範囲を限定し,テストデータ作成の効率化をはかることができる。本稿では,プロセッサLSI中の機能モジュール対するテストデータ作成手法と例を示し,最後に浮動小数加算器に対する評価結果を示す。
- 社団法人電子情報通信学会の論文
- 1996-04-26
著者
-
畠山 一美
(株)日立製作所日立研究所
-
彦根 和文
(株)日立製作所日立研究所
-
西田 隆夫
(株) 日立製作所 汎用コンピュータ事業部
-
畠山 一実
(株)日立製作所半導体グループ
-
山田 弘道
(株) 日立製作所 汎用コンピュータ事業部
-
彦根 和文
(株) 日立製作所 日立研究所
-
畠山 一実
(株) 日立製作所 日立研究所
関連論文
- テスト容易化設計技術の専用VLSIへの適用 (VLSIのテスト容易化設計)
- デターミニスティックBISTによる高効率高品質テストの実現
- デターミニスティックBISTによる高効率高品質テストの実現
- 近傍パターン群発生によるデターミニスティックBIST方式
- 多種クロックをもつ論理回路の決定性組込みテスト
- 市場不良率と総合検出率の関係に関する考察
- 多種クロックをもつ論理回路の組込みテスト
- BIST向け検査点挿入方式における遅延・面積オーバヘッドの低減 (テストと設計検証論文特集)
- BIST向け検査点挿入方式のFF共用に関する考察
- BIST向け検査点挿入方式のFF共用に関する考察
- BIST向け検査点挿入方式における遅延・面積オーバーヘッドの低減
- BIST向け検査点挿入方式における遅延・面積オーバーヘッドの低減
- BIST向け検査点挿入方式における遅延・面積オーバーヘッドの低減
- BIST向け検査点挿入位置決定方法の高速化
- BIST向け検査点挿入位置決定方法の高速化
- BIST向け検査点挿入位置決定方法の高速化
- 経路並列による順序回路テスト生成の並列化
- 実数値シミュレーションに基づく順序回路用並列テスト生成システム DESCARTES の故障並列に関する評価
- 並列学習操作による冗長故障判定手法
- 並列学習操作による冗長故障判定手法
- 実数値シミュレーションを利用した順序回路テスト生成
- 高速論理LSI用遅延テスト生成方法
- 入力遷移制限付2パターンテストによる組合せ回路の遅延テストについて
- 並列局所探索法における近傍サイズの最適決定方式とその組合せ回路テスト生成への応用
- 並列局所探索法における近傍サイズの最適決定方式とその組合せ回路テスト生成への応用
- 検査容易化構造をもつ順序回路のテスト自動生成
- 論理LSI用ディレイ・テスト生成システム
- 検査容易なLSI論理回路の自動設計方式
- テスト時同期化技術を用いたパーシャルスキャン設計方式
- 機能モジュールに対する命令利用テスト生成
- TD-2-2 チュートリアル : テスト容易化設計 : 組込み自己テスト(BIST)
- テスト時同期化技術を用いたパーシャルスキャン設計方式
- テスト時同期化技術を用いたパーシャルスキャン設計方式