テスト時同期化技術を用いたパーシャルスキャン設計方式
スポンサーリンク
概要
- 論文の詳細を見る
本稿では, スキャンシフト方式のスキャン設計を前提としたパーシャルスキャン設計の一方式として「同期化パーシャルスキャン方式」を提案する.通常動作時とテスト時とでクロックを切り替える機能を持つ記憶素子を使用し, テスト時は多相化した専用のクロックを用いてテストを行うことにより, テスト時の回路動作を保証する.またテスト用クロックをデータ転送方向と逆順に印加することで, テスト時の動作を無閉路の単相同期式順序回路でモデル化できることを特徴とする.評価実験により, スキャンシフト方式のゲートオーバーヘッド低減に効果があることを示す.
- 社団法人電子情報通信学会の論文
- 1998-09-22
著者
-
畠山 一実
(株)日立製作所日立研究所
-
畠山 一美
(株)日立製作所日立研究所
-
宮崎 政英
(株)日立製作所日立研究所
-
彦根 和文
(株)日立製作所日立研究所
-
畠山 一実
(株)日立製作所半導体グループ
関連論文
- テスト容易化設計技術の専用VLSIへの適用 (VLSIのテスト容易化設計)
- デターミニスティックBISTによる高効率高品質テストの実現
- デターミニスティックBISTによる高効率高品質テストの実現
- 近傍パターン群発生によるデターミニスティックBIST方式
- 多種クロックをもつ論理回路の決定性組込みテスト
- 市場不良率と総合検出率の関係に関する考察
- 多種クロックをもつ論理回路の組込みテスト
- BIST向け検査点挿入方式における遅延・面積オーバヘッドの低減 (テストと設計検証論文特集)
- BIST向け検査点挿入方式のFF共用に関する考察
- BIST向け検査点挿入方式のFF共用に関する考察
- BIST向け検査点挿入方式における遅延・面積オーバーヘッドの低減
- BIST向け検査点挿入方式における遅延・面積オーバーヘッドの低減
- BIST向け検査点挿入方式における遅延・面積オーバーヘッドの低減
- BIST向け検査点挿入位置決定方法の高速化
- BIST向け検査点挿入位置決定方法の高速化
- BIST向け検査点挿入位置決定方法の高速化
- 経路並列による順序回路テスト生成の並列化
- 実数値シミュレーションに基づく順序回路用並列テスト生成システム DESCARTES の故障並列に関する評価
- 並列学習操作による冗長故障判定手法
- 並列学習操作による冗長故障判定手法
- 実数値シミュレーションを利用した順序回路テスト生成
- 高速論理LSI用遅延テスト生成方法
- 入力遷移制限付2パターンテストによる組合せ回路の遅延テストについて
- 並列局所探索法における近傍サイズの最適決定方式とその組合せ回路テスト生成への応用
- 並列局所探索法における近傍サイズの最適決定方式とその組合せ回路テスト生成への応用
- 検査容易化構造をもつ順序回路のテスト自動生成
- 論理LSI用ディレイ・テスト生成システム
- 検査容易なLSI論理回路の自動設計方式
- テスト時同期化技術を用いたパーシャルスキャン設計方式
- 機能モジュールに対する命令利用テスト生成
- TD-2-2 チュートリアル : テスト容易化設計 : 組込み自己テスト(BIST)
- テスト時同期化技術を用いたパーシャルスキャン設計方式
- テスト時同期化技術を用いたパーシャルスキャン設計方式