BIST向け検査点挿入方式のFF共用に関する考察
スポンサーリンク
概要
- 論文の詳細を見る
本稿では, 検査点挿入方式の面積オーバーヘッドを低減するために, 検査点に使われるフリップフロップ(TP用FF)の共用方法について考察する. 制御点に関しては, 可制御性に影響がある領域が互いに交わらない複数の制御点のTP用汗を共用するとともに, 相関のある制御点についても効果的な場合のみTP用FFを共用する. 観測点に関して, 可観測性に影響がある領域が互いに交わらない複数の観測点に対し, EORやAND, ORゲート等の圧縮回路を通してTP用FFを共用する. この圧縮回路を観測点における可制御性によって選択するのが特徴である. また, 観測点, 制御点ともに, 通常論理に使われるFFとTP用FFを共用することで, 面積オーバーヘッドを大幅に削減する方法について述べる. 提案した方法の有効性を確認するため, 実用回路を用いた実験結果を示す.
- 社団法人電子情報通信学会の論文
- 1999-02-04
著者
-
畠山 一実
(株)日立製作所日立研究所
-
中尾 教伸
株式会社ルネサステクノロジ
-
小林 誠治
(株)日立製作所中央研究所
-
中尾 教伸
(株)日立製作所半導体グループ
-
飯島 一彦
(株)日立製作所 汎用コンピュータ事業部
-
寺田 聖二
(株)日立ビジネスソリューション
-
畠山 一美
(株)日立製作所日立研究所
-
畠山 一実
(株)日立製作所半導体グループ
-
飯島 一彦
(株)日立製作所
関連論文
- システマティック故障を検出するための故障診断技術と事例(インダストリアルセッション,設計/テスト/検証)
- テスト容易化設計技術の専用VLSIへの適用 (VLSIのテスト容易化設計)
- デターミニスティックBISTによる高効率高品質テストの実現
- デターミニスティックBISTによる高効率高品質テストの実現
- 近傍パターン群発生によるデターミニスティックBIST方式
- 多種クロックをもつ論理回路の決定性組込みテスト
- 市場不良率と総合検出率の関係に関する考察
- 多種クロックをもつ論理回路の組込みテスト
- International Test Conference 1999 (ITC '99)
- BIST向け検査点挿入方式における遅延・面積オーバヘッドの低減 (テストと設計検証論文特集)
- BIST向け検査点挿入方式のFF共用に関する考察
- BIST向け検査点挿入方式のFF共用に関する考察
- BIST向け検査点挿入方式における遅延・面積オーバーヘッドの低減
- BIST向け検査点挿入方式における遅延・面積オーバーヘッドの低減
- BIST向け検査点挿入方式における遅延・面積オーバーヘッドの低減
- BIST向け検査点挿入位置決定方法の高速化
- BIST向け検査点挿入位置決定方法の高速化
- BIST向け検査点挿入位置決定方法の高速化
- 経路並列による順序回路テスト生成の並列化
- 実数値シミュレーションに基づく順序回路用並列テスト生成システム DESCARTES の故障並列に関する評価
- 並列学習操作による冗長故障判定手法
- 並列学習操作による冗長故障判定手法
- 実数値シミュレーションを利用した順序回路テスト生成
- 高速論理LSI用遅延テスト生成方法
- 入力遷移制限付2パターンテストによる組合せ回路の遅延テストについて
- 擬似ランダム論理BISTにおけるテストパターン品質の評価(フォールトトレランス)
- 欠陥ベース故障診断手法
- 並列局所探索法における近傍サイズの最適決定方式とその組合せ回路テスト生成への応用
- 並列局所探索法における近傍サイズの最適決定方式とその組合せ回路テスト生成への応用
- クロック同期ゼロディレイ論理シミュレーションにおける擬似論理接続方式
- 自動配線における配線規則考慮方法
- 検査容易化構造をもつ順序回路のテスト自動生成
- 論理LSI用ディレイ・テスト生成システム
- 検査容易なLSI論理回路の自動設計方式
- テスト時同期化技術を用いたパーシャルスキャン設計方式
- 機能モジュールに対する命令利用テスト生成
- TD-2-2 チュートリアル : テスト容易化設計 : 組込み自己テスト(BIST)
- テスト時同期化技術を用いたパーシャルスキャン設計方式
- テスト時同期化技術を用いたパーシャルスキャン設計方式