擬似ランダム論理BISTにおけるテストパターン品質の評価(フォールトトレランス)
スポンサーリンク
概要
- 論文の詳細を見る
プロセスの微細化とLSIの高速化により, 短絡, 開放, あるいは遅延といった複雑な物理現象に基づく故障が増加している. しかし従来の単¬-縮退故障モデルに基づくテスト数の最小化をねらったテストパターンだけではこうした故障に対して検出能力が不十分である. 本論文は, 擬似ランダムパターンを用いた論理BISTでは, 多数のテストパターンによる多様な論理値の組合せの発生によりこうした故障の検出が可能ではとの考えから, その故障検出能力を多面的に評価した. 複数の故障モデルに対する故障シミュレーションを行い, また実デバイスを用いた論理BISTの評価も行うことにより, 従来のスキャンテストで未検出の故障が検出可能なことを示す.
- 社団法人電子情報通信学会の論文
- 2004-01-01
著者
-
佐藤 康夫
(株)日立製作所
-
中尾 教伸
(株)日立製作所半導体グループ
-
中尾 教伸
(株)日立製作所半導体事業部 : 現在 (株)ルネサステクノロジ
-
佐藤 康夫
(株)日立製作所マイクロデバイス事業部:東京都立大学大学院工学研究科:(現)(株)半導体理工学研究センター
関連論文
- 設計者の協調的介入を受理するディレイ最適化自動設計システムと高速RISCチップ設計への適用
- 設計者の協調的介入を受理するディレイ最適化自動設計システムと高速RISCチップ設計への適用
- LSI 補修パターン整形システム
- LSI 補修設計自動化システム
- デターミニスティックBISTによる高効率高品質テストの実現
- デターミニスティックBISTによる高効率高品質テストの実現
- 近傍パターン群発生によるデターミニスティックBIST方式
- 多種クロックをもつ論理回路の決定性組込みテスト
- 市場不良率と総合検出率の関係に関する考察
- 多種クロックをもつ論理回路の組込みテスト
- International Test Conference 1999 (ITC '99)
- BIST向け検査点挿入方式における遅延・面積オーバヘッドの低減 (テストと設計検証論文特集)
- BIST向け検査点挿入方式のFF共用に関する考察
- BIST向け検査点挿入方式のFF共用に関する考察
- BIST向け検査点挿入方式における遅延・面積オーバーヘッドの低減
- BIST向け検査点挿入方式における遅延・面積オーバーヘッドの低減
- BIST向け検査点挿入方式における遅延・面積オーバーヘッドの低減
- BIST向け検査点挿入位置決定方法の高速化
- BIST向け検査点挿入位置決定方法の高速化
- BIST向け検査点挿入位置決定方法の高速化
- 経路並列による順序回路テスト生成の並列化
- 実数値シミュレーションに基づく順序回路用並列テスト生成システム DESCARTES の故障並列に関する評価
- 並列学習操作による冗長故障判定手法
- 基板電圧バックバイアス状態での低電圧テストにおける短絡欠陥検出能力の評価(テスト手法, LSIのテスト・診断技術論文)
- 擬似ランダム論理BISTにおけるテストパターン品質の評価(フォールトトレランス)
- 完全オープン故障に対するカップリング効果を考慮した診断手法
- 完全オープン故障に対するカップリング効果を考慮した診断手法
- 欠陥ベース故障診断手法
- パスディレイ最適化配置方式
- フリーチャネルゲートアレイの配置手法
- 故障診断における欠陥モデルの動向 : チュートリアル(LSIの評価・診断・解析及び,品質)
- テスト設計における最近の課題と展望(設計/テスト/検証)
- テスト設計における最近の課題と展望