フリーチャネルゲートアレイの配置手法
スポンサーリンク
概要
- 論文の詳細を見る
近年,ワークステーション等の高性能化が進んでいる。これらの機器に用いられているフリーチャネルゲートアレイュ)のレイアウトシステムに対しても配線性能を確保しつつ,ディレイ等の電気的特性を考慮したレイアウト結果を短期間で提供することが求められている。この要求を満足する配置結果を提供することを狙い,ブロック保存チツプー括配置手法を開発したので報告する.
- 一般社団法人情報処理学会の論文
- 1991-02-25
著者
-
檜山 徹
(株)日立製作所 エンタープライズサーバ事業部
-
石井 建基
(株)日立製作所
-
佐々木 哲雄
日立
-
長尾 葉介
日立製作所汎用コンピュータ事業部
-
佐藤 康夫
日立製作所デバイス開発センタ
-
佐藤 康夫
(株)日立製作所
-
長尾 葉介
(株)日立製作所
-
竹内 久博
(株)日立製作所
-
佐藤 康夫
(株)日立製作所マイクロデバイス事業部:東京都立大学大学院工学研究科:(現)(株)半導体理工学研究センター
-
佐々木 哲雄
(株)日立製作所
-
徳山 弘毅
(株)日立製作所
-
檜山 徹
(株)日立製作所エンタープライズサーバ事業部
-
檜山 徹
(株)日立製作所
関連論文
- ED2000-117 / SDM2000-99 / ICD2000-53 閾値切り替え技術を用いた450MHz64ビットRISCプロセッサ
- 極低しきい値MOSを使用した高性能マイクロプロセッサの設計手法
- 極低しきい値MOSを使用した高性能マイクロプロセッサの設計手法
- ED2000-117 / SDM2000-99 / ICD2000-53 閾値切り替え技術を用いた450MHz64ビットRISCプロセッサ
- ED2000-117 / SDM2000-99 / ICD2000-53 閾値切り替え技術を用いた450MHz64ビットRISCプロセッサ
- 階層化手法を前提とするLSI間ディレイ計算精度向上の一考察
- 設計者の協調的介入を受理するディレイ最適化自動設計システムと高速RISCチップ設計への適用
- 設計者の協調的介入を受理するディレイ最適化自動設計システムと高速RISCチップ設計への適用
- LSI 補修パターン整形システム
- LSI 補修設計自動化システム
- VLSIレイアウト検証システム
- デターミニスティックBISTによる高効率高品質テストの実現
- デターミニスティックBISTによる高効率高品質テストの実現
- 多種クロックをもつ論理回路の決定性組込みテスト
- 多種クロックをもつ論理回路の組込みテスト
- 基板電圧バックバイアス状態での低電圧テストにおける短絡欠陥検出能力の評価(テスト手法, LSIのテスト・診断技術論文)
- 擬似ランダム論理BISTにおけるテストパターン品質の評価(フォールトトレランス)
- 完全オープン故障に対するカップリング効果を考慮した診断手法
- 完全オープン故障に対するカップリング効果を考慮した診断手法
- 欠陥ベース故障診断手法
- パスディレイ最適化配置方式
- フリーチャネルゲートアレイの配置手法
- 故障診断における欠陥モデルの動向 : チュートリアル(LSIの評価・診断・解析及び,品質)
- 上位階層考慮によるLSIピン割付手法
- 消費電力最適化レイアウト技術の開発
- テスト設計における最近の課題と展望(設計/テスト/検証)
- フリーチャネル方式ゲートアレイ レイアウトシステム
- 準同期式回路の高速化のための修正コストを考慮したクロックスケジューリング
- 準同期式回路の高速化のための修正コストを考慮したクロックスケジューリング
- テスト設計における最近の課題と展望