階層化手法を前提とするLSI間ディレイ計算精度向上の一考察
スポンサーリンク
概要
- 論文の詳細を見る
計算機の処理速度の高速化に伴い、信号伝播遅延時間(以下ディレイと呼ぶ)計算システムで使用する計算モデルも精度向卜を図る必要がある.従来、LSI、基板といった階層部品から構成される計算機のLSI間ディレイ計算では、各階層毎に計算した結果を合計する階層化手法を用いていた.しかし、この手法では、信号波形等、階層を渡る遅延要因について考慮されないという問題点があった。本諭文では、階層化手法を前提とした信号伝播遅延時間計算システムにおける、LSI間ディレイ計算精度向上のための一手法について述べる.
- 一般社団法人情報処理学会の論文
- 1991-02-25
著者
-
山本 雅一
日立製作所 エンタープライズサーバ事業所
-
山本 雅一
(株)日立製作所中央研究所エンタープライズサーバ事業部
-
山本 雅一
日立
-
豊島 禮治
日立コンピュータエンジイアリング(株)
-
本郷 秀知
日立コンピュータエンジイアリング(株)
-
河田 幸恵
日立コンピュータエンジイアリング(株)
-
石井 建基
(株)日立製作所
-
川湯 誠一
(株)日立製作所
関連論文
- 35.8GB/sの内部メモリバンド幅をもつ16MBキャッシュDRAM LSI
- オンチップノイズ観測回路によるLSI電源配線上のノイズ解析
- 600Mb/s同時双方向I/O回路を内蔵したCMOSゲートアレイ
- オンチップノイズ観測回路によるLSI電源配線上のノイズ解析
- 階層化手法を前提とするLSI間ディレイ計算精度向上の一考察
- マシンサイクル予測システム
- LSI 補修設計自動化システム
- 大規模論理回路のディレイ解析支援手法の一考察
- パスディレイ最適化配置方式
- フリーチャネルゲートアレイの配置手法
- 上位階層考慮によるLSIピン割付手法
- 消費電力最適化レイアウト技術の開発