600Mb/s同時双方向I/O回路を内蔵したCMOSゲートアレイ
スポンサーリンク
概要
- 論文の詳細を見る
600Mb/s同時双方向I/Oバッファ回路を内蔵したCMOSゲートアレイを開発した。出力インピーダンスを伝送線に整合し、入力バッファに自身の出力成分のキャンセル機能を内蔵することにより、1ピン当たりのデータ転送速度600Mb/sの高速性能を実現した。プロセスは0.5μmメタル4層配線。15.7mm角のチップに608I/O、610kゲート及び、PLL(Phase-Locked Loop)を内蔵した。PLLのジッタは動作周波数300MHzで120ps以下。本チップを1000ピンクラスのパッケージに載せた場合、4.8GB/sの8B伝送線を複数本接続できる。
- 社団法人電子情報通信学会の論文
- 1995-08-25
著者
-
山本 雅一
日立製作所 エンタープライズサーバ事業所
-
伊勢崎 剛志
日立製作所デバイス開発センタ
-
高橋 敏郎
日立製作所デバイス開発センタ
-
内田 万亀夫
日立製作所デバイス開発センタ
-
高橋 貴彦
日立製作所デバイス開発センタ
-
吉野 亮三
日立製作所汎用コンピュータ事業部
-
北村 暢章
日立超LSIエンジニアリング
-
内田 万亀夫
(株)日立製作所デバイス開発センタ
-
内田 万亀夫
日立 デバイス開セ
関連論文
- 35.8GB/sの内部メモリバンド幅をもつ16MBキャッシュDRAM LSI
- オンチップノイズ観測回路によるLSI電源配線上のノイズ解析
- 600Mb/s同時双方向I/O回路を内蔵したCMOSゲートアレイ
- アクセス時間1.9ns高速10ポートSRAM
- オンチップノイズ観測回路によるLSI電源配線上のノイズ解析
- 階層化手法を前提とするLSI間ディレイ計算精度向上の一考察
- マシンサイクル予測システム
- アクセス時間1.9ns高速10ポートSRAM
- アクセス時間1.9ns高速10ポートSRAM
- 666MHzLSIテストシステム
- レーザCVDで形成したMo配線の評価
- C-12-27 クロストークを用いた新インタフェース(XTL)の差動化