アクセス時間1.9ns高速10ポートSRAM

スポンサーリンク

概要

論文の詳細を見る
マルチメディア・通信システム向けASIC用にアクセス時間1.9nsの512ワード×9ビット10ポート(読み出し5ポート、書き込み5ポート)SRAMマクロを開発した。このなかで、1サイクル内でRAMマクロを時分割動作させるSTS(S__-uper T__-ime Sharing)技術を更に機能拡張し、3個の2ポートRAMマクロを1サイクル内で4回動作化した。加えて、先頭動作での5ポート同時読み出しで高速アクセス時間を得るとともに、0.35μmCMOSプロセスの採用で高速・高集積化を図り、512ワード×9ビット構成でアクセス時間1.9ns、サイクル時間5.7ns、マクロサイズ2090μm×1640μmを実現した。
社団法人電子情報通信学会の論文
1999-06-25

著者

関連論文

スポンサーリンク