CMOS ASIC用書き込み優先型2ポートRAMの高速・低消費電力化回路

スポンサーリンク

概要

論文の詳細を見る
コンピュータ・通信システムの高速化とそれに伴う並列処理化の要求から、これに対応したASIC搭載用の2ポートオンチップRAMを0.5μmCMOS A13層プロセスにて開発した。本RAMはクロック同期方式を適用した最大構成が4kw×18ビットで、読み出し書き込み専用ポートと書き込み優先機能を備えている。本RAMの開発では、高速化と共に2ポート同時動作による消費電力の低減が大きな課題となり、新規センス回路適用による高速化と、書き込み回路及びメモリセル領域の部分選択化による低消費電力化を行なった。この結果、4kw×16ビット構成で3.0[ns]のアクセスタイムと100[MHz]2ポート動作時520[mW]の消費電力を実現した。
社団法人電子情報通信学会の論文
1994-09-21

著者

関連論文

スポンサーリンク